[其他]带有预充电电路的自定时可编程逻辑阵列

说明书

总的来说，本发明涉及的是可编程逻辑阵列，尤其是涉及带有在对输入信号进行译码并对输出信号进行编码之前予充电小项导线及输出导线的予充电电路的自定时可编程逻辑阵列。

由于人们已经在使用大规模和超大规模集成（“LSI”和“VLSI”）电路技术制作数字集成电路，所以对于实现控制逻辑电路来说，可编程逻辑阵列已成为普通的技术手法了，如象很多状态序列发生器和状态译码器，以及以前采用组合逻辑实现的一些电路。可编程逻辑阵列接收多个输入信号，并且根据保持输入信号模式及求反输入信号模式来产生多个具有经选择的信号保持模式及信号求反模式的输出信号。输入信号的编码，即所保持的及所求反的特定的输入信号，确定输出信号的编码。

把可编程逻辑阵列划分成两部分或两个“面”。一个起译码作用，另一个起编码作用。这两部分是通过多条导线相连接的。我们把这些导线称作为“小项”导线。译码部分接收输入信号，并且根据这些输入信号的编码使启动一个或几个小项导线。依次使启动这些小项导线，在所选择的模式中使得编码器保持该输出信号或求反该输出信号。

包含有译码器面的这些电路完成AND（与）的功能，从而使启动每个小项导线。每个AND（与）电路接收经选择的输入信号的原码或补码。根据予先确定的编码，仅选择那些特定的小项导线，也就是说，这些小项导线同其余的相比具有不同的状态（高电平或低电平）。

包含有编码器面的电路有效地执行OR（或）功能，同时通过执行OR（或）功能的一个电路驱动每个输出线。到每个OR（或）电路上去的那些输入信号就是在那些小项导线上来自译码器部分的信号。当选择小项导线时，连接到小项导线上的OR（或）电路确立输出线的状态。

采用可编程逻辑阵列的一个主要好处是该阵列在集成电路芯片上一般可以有一个很规则的物理形状。到完成AND（与）功能电路的输入线包括有输入信号的原码及/或补码，而且在一般的超大规模（VLSI）可编程逻辑阵列的物理实现上，来自OR（或）电路的输出位线绝大部分是平行排列的。此外，大多数小项导线是与输入输出线相正交排列的。采用多个晶体管作成每个AND（与）电路，同时把一个晶体管用于每个输入信号或者用于控制该小项导线的输入信号补码。把每个晶体管连在有关的小项导线与地之间，并通过输入线（或补码线）上的信号进行控制。

为了加速可编程序逻辑阵列的操作，通常把小项导线和输出位线予先充电，也就是说，把它们放置在经选择的电状态上，一般是在使启动AND（与）及OR（或）线操作之前把它们放置在一个高电压状态上;这样能使信号会产生得更快。过去，人们为了防止输入信号影响予充电操作，往往把若干选通门加在输入线上以及译码器和编码器部分之间的小项导线上，使得输入信号不能向输入线上传送，并且阻止小项导线上的信号从译码器部分向编码器部分传送。然而，在可编程逻辑阵列中，这些附加的选通门大大扰乱了线的规则布局。此外，在信号通路中附加的这些选通门电路增加了信号的延迟，这就放慢了可编程逻辑阵列的操作。

本发明提供了一种新的改进的可编程逻辑阵列。这种可编程逻辑阵列具有开始对小项导线和输出位线进行予充电的改进电路以及指示何时输出信号有效并可以采用的一个内部定时电路。该定时电路也易于在该可编程逻辑阵列内进行定时。因此，该编码器部分是在所认定的恰当的小项导线上的信号之后，并在编码器部分是有效的情况下进行操作的。

简单来说，该新的可编程逻辑阵列包括有输入译码器部分和输出编码器部分。它们是通过多个小项导线和内部的定时电路相互连接起来的。每个小项导线是由包括有多个晶体管的AND（与）电路控制的。这些晶体管又依次由输入信号或输入信号的补码所控制。在编码器部分中，每个小项导线也控制多个OR（或）电路，同时每个OR（或）电路也由多个晶体管组成，而且每个晶体管依次控制一个输出位线。该可编程逻辑阵列也包括一个用于予充电小项导线和输出位线的电路。在予充电操作期间，这些晶体管开关将译码器和编码器部分中组成AND（与）电路及OR（或）电路的晶体管保持在截止状态，使得予充电能以迅速地完成。

该内部定时电路包括两部分，一个是定时译码器部分，另一个是定时编码器部分。这两部分由定时导线连接起来。所接收到的使启动信号接通控制译码器部分的晶体管开关。该开关也控制定时部分的译码器。一个予定的时间延迟之后，该定时部分的译码器产生一个接通控制编码部分晶体管开关的使启动信号。该开关也控制定时部分的编码器。该定时部分的编码器产生一个输出使启动信号。一个予定的时间延迟之后，使启动下一级的电路，从而利用这个来自可编程逻辑阵列的输出信号。