[发明专利]数字数据处理系统高速缓冲存储器内容的失效标记

权利要求书

1、在一数字数据处理系统中，一用于连接到一总线的部件，该系统至少包括另外一个连接到该总线的部件，其特征在于；

所述部件包括一高速缓冲存储器，该高速缓冲存储器包括有多个项目，每个项目包括有一个块，一标识符存储器和一失效指示器；该失效指示器含有有效状态和失效状态，该部件进一步包括有一总线接口电路，用于连接至上述总线来接收总线的相应线上的地址信号、地址控制信号和高速缓冲存储器控制信号；所述地址控制信号包括一建立状态和一取消状态，所述高速缓冲存储器控制信号包括一建立状态和取消状态；上述总线接口电路进一步连接到高速缓冲存储器，并包括：

A.地址接收电路，连接至上述总线，响应上述地址控制信号来接收上述地址信号；

B.标识符比较器，连接至上述地址接收电路和全部标识符存储器，响应于一第一个高速缓冲存储器控制信号，以确定上述地址信号和上述标识符存储器的内容是否一致；以及响应于第二个高速缓冲存储器控制信号，以确定递增的地址信号和上述标识符存储器的内容是否一致；

C.失效指示器控制电路，连接到上述标识符比较器和总线，响应于上述高速缓器控制信号和一个完全的符合一致，以控制具有与失效状态一致的项目的失效指示器。

2、根据权利要求1的部件，其特征在于：所述标识符比较器包括一地址递增器，用以根据接收到第二个高速缓冲存储器控制信号产生一递增地址值，所述标识符比较器确定上述递增地址值与所述标识符存储器的内容是否一致，和所述失效指示器控制电路响应于完全的符合一致，以控制具有与失效将态一致的失效指示器。

3、根据权利要求2的部件，其特征在于：所述比较器仅仅在当所述地址控制信号建立时所述第二个高速缓冲存储器控制信号也建立的情况下响应于该第二个高速缓冲储器控制信号来确定递增的地址信号和所述标识符存储器的内容是否一致。

4、在高速缓冲存储器中建立项目的状态的方法，该高速缓冲存储器连接到一数字数据处理系统中的总线上，该系统至少包括另一个部件连接至该总线，该高速缓冲存储器具有多个项目，每个项目包括一个块，一标识符存储器和一失效指示器;该失效指示器具有一有效状态和一失效状态;所述高速缓冲存储器接收来自总线的相应线上的表示地址、地址控制信号和高速缓冲存储器控制信号的控制信号，本发明其特征在于包括如下步骤：

A.响应包括有效状态的上述地址控制信号，接收该地址;

B.对在该地址控制信号建立期间出现高速缓冲存储器控制信号作出响应，确定所接到的地址信号和所述标识符存储器的内容是否一致;

C.响应完全的一致符合，对具有与失效状态符合的项目的失效指示器进行调节;

D.响应在上述地址控制信号期间的第二个高速缓冲存储器控制信号，以上述接收的地址产生一递增的地址;

E.响应在上述地址控制信号期间的第二个高速缓冲存储器控制信号的出现，确定该递增的地址和所述标识符存储器的内容是否一致;

F.根据完全的一致符号，对具有与无效状态符合的项目的无效指示器进行调节。