[其他]大面积换能器阵列的静电放电保护网络

说明书

本发明一般涉及用以保护由薄膜晶体管电路所控制的大面积换能器阵列，使之避免由静电放电引起的不希望有的高压效应的技术和装置，特别涉及在静电放电过程中使该阵列的所有元件上的电势均衡的技术和装置。

众所周知，在电子工业中静电会给集成电路（IC）器件带来严重损坏。静电荷的产生是由于物体里的电子转移（极化）或电子由一物体转移到另一物体（导电充电）引起的，而通常是由于物体的相互作用而产生的。电荷的数量主要依赖于组成物体的物质的大小、形状、组成和电学性质而定。在制造设备中所遇到的静电电荷的主要来源主要是操作人员与绝缘体的互相作用。一般来说，步行跨过地毡或步行在乙烯基地板，或处理、磨擦或分离各种材料都会产生表现为被传递的静电电荷。这些保护网络通常包括二极管和其他元件，故在集成电路芯片上，必须拔出实用面积来安置它们。

本发明的一个目的是要为大面积薄膜换能器阵列提供一种简单、价廉的静电放电保护网络，其中每个换能器都与一个包括至少一个薄膜晶体管的寻址电路相关联。

本发明的另一个目的是在响应寄生的静电放电时，为该阵列上的所有元件提供电位均衡的路径。

可以用一种结构来达到这些目的，即在一块绝缘基片上，提供一个大面积薄膜换能器阵列，其中的每个换能器都与一个用以改变该换能器元件状态的寻址电路相关联，而且其中的每个寻址电路都包括至少一个具有设置在薄膜晶体管栅电极与晶体管其他两个端电极中的一或两个电极之间的电阻性路径，以便在一静电放电期间为栅电极和其他两个端电极之间的均衡电势提供电流泄漏路径的薄膜晶体管。电阻性路径的欧姆数值要选得足够大，以使栅电极与其他两个端电极之间的电流泄漏不会影响薄膜晶体管的正常工作。

通过结合附图来作下面的详细叙述，熟悉本领域的技术人员就会理解本发明的优点。这些附图是：

图1是薄膜晶体管的侧视图，

图2a以电路图说明薄膜晶体管，其中的栅电极以电阻连接到源和漏端电极，

图2b以电路图说明薄膜晶体管，其中的栅电极以一电阻连接到漏端电极，

图2c以电路图说明薄膜晶体管，其中的栅电极以一电阻连接到源端电极，

图3说明在大面积一维的换能器阵列上的本发明的一个实施例，

图4说明在大面积一维的换能器阵列上的本发明的另一实施例，

图5a说明本发明实际应用在一个大面积的二维换能器阵列，以及

图5b说明由图5a换能器阵列控制的液晶显示器截面图。

现转到附图，图中说明熟知的非晶硅（a-Si∶H）薄膜晶体管（TFT）10的结构，即所谓的倒置结构。该结构包括一个由玻璃、陶瓷或任一种在普通的非晶硅TFT在处理温度范围（＜350℃）中保持相当平滑的其他绝缘材料制成的基片12;一个栅电极14，通常是由位于基片上的厚度为500至1000埃的Cr、NiCr或其他适用材料的薄层形成;一层栅极电介质16，一般是几千埃厚的氮化硅层覆盖着栅电极;一层厚度由几百至几千埃的a-Si∶H组成的电荷转移层18;由一n⁺a-Si∶H薄层20构成的端电极以及约一微米厚的构成来作为源24和漏26的Al接触层22;以及为了钝化而在沟道区中的a-Si∶H层上沉积的一层第二氮化硅层28。

当晶体管的栅极不接到任一电压源，即当栅电极是浮置时，在源24和漏26之间有一电流泄漏路径穿过Si∶H半导体层18。因此，在向源电极或漏电极静电放电期间，泄漏路径会让电荷移到其他电极，从而使它们的电位均衡。实际上因为电流不能流过栅极的电介质，向栅电极的静电放电会引起大量电荷积累在栅电极上，故在栅电极以及源电极和漏电极二者之一之间或在栅电极和源、漏电极之间的栅极电介质两端会产生极大的电势差。当栅电极浮置而且所积累的静电荷不能泄漏时，更加会出现这种情况。于是，出现在栅极电介质两端的极大的电势差可以引起上述的损坏。

为了使静电放电对晶体管10的损坏实质上减到最小，建议用一电阻30形成一条连接栅极14至源24和/或漏26的高电阻电流路径。图2a、2b和2c说明可供选择的几种结构。这些结构使电势可以在栅极电介质16的两端均衡。上述三种情况中的任一种情况下都必须小心选择电阻的适当数值。由于选择的电阻值太低，该电阻对（图2a）因旁路半导体层而可能妨碍TFT的正常工作。另一方面，如果欧姆数值太高，该电阻耗散静电电荷的速度就不会快到足以防止对栅极电介质的损坏。概而言之，该电阻的数值应使通过它的漏电电流不致影响换能器元件的正常工作。电阻值的正确选择视各种应用中的特殊电路而定。