[其他]集成双板晶体管的集电极接触无效
申请号: | 87107369 | 申请日: | 1987-12-11 |
公开(公告)号: | CN87107369A | 公开(公告)日: | 1988-06-29 |
发明(设计)人: | 洛萨·布洛斯弗尔德;克里斯托夫·沃尔茨 | 申请(专利权)人: | 德国ITT工业有限公司 |
主分类号: | H01L21/88 | 分类号: | H01L21/88 |
代理公司: | 中国国际贸易促进委员会专利代理部 | 代理人: | 赵越 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成 晶体管 集电极 接触 | ||
本发明涉及到在集成双极晶体管中接触点节省空间的应用。众所周知,在德国技术杂志(German technical Journal“Elektronik”,10(1984年5月18日)第68和69页上所描述的,接触点被施加到横向延伸的区域。
进而,从DE-A26 21 165中知道接触到围绕基区的U形沟槽的底表面的集电极区。
本发明从已知的前面提到的DE-A2621165的集成双极晶体管型的集电极接触开始,其一种导电类型的集电极区是在另一种导电类型的硅的片状半导体衬底的主表面上,用完全围绕集电极区的U形沟槽的方法,与单块集成固体电路中其余的半导体器绝缘的。
本发明的目的是提供一个集电极区节省空间的接触的方法。本发明的主导思想是基于主要在纵向延伸中实现集电极接触。
根据本发明,此上述目的的获得是在于集电极区的集电极接触设置在沟槽的侧壁上并包括具有集电极区的导电类型的掺杂剂的一层多晶硅,在于集电极接触复盖了集电极区导电类型的高掺杂接触区,在于沟槽的底表面复盖一层二氧化硅,在于沟槽的深度至少等于集电极区的厚度。
根据本发明,权利要求2提出的集电极接触的进一步的实施,是直接在二氧化硅层的下面提供掺杂的多晶硅的导体引线,它设置在围绕上述导体引线的二氧化硅的又一层,与二氧化硅层共同存在于沟槽的底表面。这样,无需任何在空间的进一步投资即可获得设置在半导体体内深处的导体网络,它或可作为集成电路单个元件的屏蔽不然就为元件电源的屏蔽。
下面本发明将参照一个具体实例进行说明,该实施例与欧洲专利申请EP-A0071665中公开的通常的方法密切相关,并与通常方法相容。根据此惯用方法,发射极区用氧化掩蔽层复盖,采用确定的不同加速电压下的二次离子注入工艺,借助注入掩膜确定了基极区后便形成了带有基极接触区的基极区。
本发明将参照附图1-9作详细说明,其中:
图1到图7示出了集成双极晶体管的斜面剖示图,不是实际的尺寸,用以说明根据本发明方法的连续进行的处理步骤;
图8示出了从图7中可看到的在S-S′线上的截面剖示略图,
图9用于说明根据本发明方法的又一实施例。
此后描述的实施例是指集成的NPN双极晶体管,它具有有利的高频或开关特性。当然在采用根据本发明的方法中,适当地选择一不同的导电类型时,集电极接触也可附着到集成的PNP双极晶体管上。
根据本发明的较佳实施例,是从轻掺杂P型导电半导体衬底2开始的,在其主表面上产生最好用离子注入生成的轻n型导电的硅单晶层。如图1所示,集电极区1用限制它的沟槽3的各向异性的腐蚀,预定要延伸穿过单晶硅层。沟槽3的深度必须至少等于集电极区1的厚度,这样才能确保要制造的双极晶体管与其余的集成固体电路的元件有安全可靠的电绝缘。
各向异性腐蚀工艺只能从气相进行,对半导体材料以及二氧化硅和氮化硅的腐蚀是已知的,因此在此不拟详述。
在制备了集电极区1之后,如图2所示,半导体衬底2暴露的表面部分或主表面部分,包括沟槽3的表面部分用热生长的二氧化物层4复盖。后者包括二氧化物层的侧壁层7。在热生长的二氧化物层4上淀积氮化硅层4′。之后进行各向异性的氮化物腐蚀,因此通过这样的直接的腐蚀氮化硅层,未掩蔽的沟槽的主表面和底表面上的氮化物层部分就被去除了。
从掩蔽层层序4,4′部分,结果使得将集电极电极接触区保持在主表面上成为可能,并使发射极区不受热生成的绝缘层的影响。这样当适当地选定层4,4′的厚度时,根据本发明的方法与前面提到的EP-A 0071665已知的方法是一致的,其中公开了与基极区接触区一起(包括后者的基极区)发射极区的自调整制造。
与此相关,如图3所示,看一下EP-A0071665中公开的方法,发射区41和没有包括在图3的切口中的集电极接触区,它们是通过光刻抗蚀剂的掩蔽层M1防止腐蚀而得到保护的。然后在与主表面垂直的择优方向进行各向异性的氮化物腐蚀,当然,在沟槽的侧壁以及掩蔽层M1下保留了氮化物层。此后进行通常的二氧化物腐蚀,在此过程中,在沟槽3侧壁上的氮化物层以及掩蔽层M1被掩蔽,结果,沟槽3的底表面以及围绕发射极区41和集电极接触区的半导体材料被暴露。这样获得了如图3所示的截面图的布局。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德国ITT工业有限公司,未经德国ITT工业有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/87107369/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造