[其他]源漏掺杂技术

说明书

本发明涉及金属氧化物半导体的制造领域。更具体地说，本发明公开了一种形成源区和漏区的缓变结的方法。

在形成金属氧化物半导体场效应晶体管（MOSFET）过程中，由于加工顺序的人为因素，会存在许多问题。为了（1）从金属界面到源/漏区制出良好的电接触和（2）降低源区和漏区的电阻率，从而提高MOSFET的特性，故在半导体本体的源区和漏区中需用高浓度的杂质。然而，为了防止会陷入栅电极元件和半导体本体之间的绝缘层中的热电子的注入，引起阈值电压特性的劣化，又要求源区和漏区中的杂质浓度小。源和漏区杂质浓度的这些对抗性的要求，促使工程师发展复杂的加工顺序，这些加工顺序既难以制造，又得到矛盾的结果。

离子注入是一种将杂质引入衬底以形成源区和漏区的技术。在通过离子注入预沉积杂质的做法中，曾经观察到一种称之为沟道效应的现象。在出现沟道效应的条件下，当离子束是以平行于晶体平面的方向投射时，被注入的离子有效部分将通过半导体晶体中的原子平面间的固有空位。在这种情况下，容许那些受沟道效应的离子停在半导体本体中较所需位置为深的地方。在注入步骤出现沟道效应后离子在半导体晶体中的深度是难以控制的。这种情况更加符合于诸如磷和硼的离子。

在制造MOSFET时，希望在紧邻栅电极元件之下的区中源区和漏区的结是浅结。这是因为源漏穿通电压随结的深度增加而减少。因此，通过离子注入以可能出现沟道效应的方式在半导体衬底中预沉积离子之后来形成源结和漏结，其深度是不能控制的，因而一般会有低的穿通电压。

为了抵消在衬底产生的沟道效应，晶面要对离子束斜离平行，从而形成源区和漏区用的浅结。这样做之后，离子束中的离子在基本上平行于半导体晶体沟道之一的路程中是不受推进的。因此，离子必须投射到靠近表面的半导体晶体的一个原子上，并停在离半导体衬底表面的短距离内。

在制造MOSFET时，希望每一个MOSFET形成得使源区和漏区基本上彼此对称。从一角度的注入将避免沟道效应，并从而改进各个MOSFET的穿通电压特性，这样的注入也形成一种MOSFET，其中的源区和漏区是不对称的，因而也会对那个器件的特性产生不利的影响。一般在制造集成电路中使用的离子注入机允许圆片以任意的取向放置在注入卡盘上。这种任意取向的操作，连同成某一角度的注入，由于从一圆片到下一圆片中形成前后不一致的不对称量，而进一步混合了MOSFET的制造问题。

为了要制造性能一致的MOSFET器件，曾应用过各种工艺流程。最早的MOSFET器件是首先扩入源区和漏区，然后定出栅区而形成的。这种做法需要两个严格的掩模步骤，故有明显的缺点。在形成MOSFET中，栅元件是在源和漏之后定出时，要求源、漏与栅有相当大的重叠，以保证栅极能充分地覆盖整个沟道。第一个主要的进展是使用多晶硅栅电极元件作为源区和漏区的扩散掩模（美国专利第3，475，234号）。这种做法由于不需要在栅极尺寸关于沟道长度中有掩模对准公差，就使得设计者能制造出重叠最小的晶体管。

下一个进展是使用同栅元件作为注入的掩模（美国专利第3，481，030号）。这一技术的主要优点是能够准确地控制剂量，而且能使栅对源和漏区的重叠量保持最小。但这个技术又引起两个新的问题。

离子注入或轰击引起半导体衬底的损伤。这个损伤只能通过随后的称为退火的高温处理加以矫正。要在半导体本体中完成这种退火步骤的所需温度将会熔化铝。因此，主要要排除使用铝栅（美国专利第3，472，712号）。

另一个出现的问题导致热电子的陷获作用。如果源区和漏区中的掺杂剂的浓度能在邻近源区和漏区中的整个长度上缓慢地改变，这个问题就可以解决。于是，跨越结两端的电子并不加速到高速度。由于在沟道区中没有足够高能量的电子，故电子不具足够的能量以进入栅电极的绝缘体。

曾经试用过多种技术形成缓变结。一种这样的技术涉及在伸出栅电极元件边缘的栅电极顶部上使用一掩模层（美国专利第4，198，250号）。这种结构的制造，一般是先形成栅电极绝缘层，然后形成一层栅电极材料，最后形成用作掩模的另一层。掩模层是用通常的光掩模技术刻蚀的。将栅电极有选择地用湿法刻蚀，经过过度刻蚀后，使它钻蚀上覆的掩模层。

其次，用一足够能量的离子注入器件，使被注入的离子能透过掩模层的突出部分。然而，只有一部分穿透该突出部分的那些注入离子能穿过栅电极绝缘区并进入下伏的衬底材料。因此，在掩模层突出部分下面的衬底比起不是在掩模层下面的衬底来有较低的掺杂浓度。在这离子注入后的高温退火步骤，能修复衬底的损伤，并激活各种掺杂剂。