[发明专利]段描述符信息的存贮装置

权利要求书

1、一种段描述符号信息的存贮装置，用于在由该装置接收的每一字上执行转换操作，所述装置其特征在于包括：

一具有多个存贮单元的随机存取存贮器(RAM)，每一存贮单元具有多个位存贮单元，存贮有与第一种类型转换操作有关信息的上述多个存贮单元的每一个第一序号的第一组位存贮单元和存贮有与第二种类型转换操作有关信息的上述存贮单元的每一个上述第一序号的第二组位存贮单元；

一个相联存贮器(CAM)，该CAM具有用于存贮与待转换段描述符字相应序号有关信息的多个存贮单元，并且具有用于产生命中信号的多个输出，这些命中信号指明上述每个待转换字与上述多个存贮单元中所存贮信息相比较的结果，所说的输出耦合到上述的RAM，和，

耦合到上述RAM和CAM的微编程控制装置，上述控制装置产生第一和第二组信号，这些信号分别用于存取由将其分别传送给用来执行操作的第一和第二装置的上述CAM命中信号所指定的一个所说疗号存贮单元内的上述的第一和第二组位存贮单元的信息内容，从而执行所说的第一和第二种转换操作。

2、根据权利要求1所说的装置，其中上述单元还包括耦合到上述RAM和上述微编程控制装置的译码器装置，由来自上述微编程控制装置的第三组信号支配的上述译码器装置存取上述多个存贮单元第二序号中指定的一个，该存贮单元用于存贮在执行上述第一和第二种转换操作期间所使用的工作寄存器信息。

3、根据权利要求1所说的装置，其中微编程控制装置包括具有用于存贮多个不同类型微指令字的多个存贮单元的控制存贮器，上述控制装置响应接收上述每个待被转换的字，读出上述不同类型微指实字的第一个，用于产生上述第一组信号，该第一组信号使上述第一装置执行操作以便执行上述第一种转换操作，并且，上述控制装置响应表示遗漏状态的上述命中信号，读出上述不同类型微指令字的第二个，用于产生上述第二组信号，该第二组信号号使上述第二装置执行操作以便执行上述第二种转换操作。

4、根据权利要求3所说的装置，其中上述第一装置相当于安全检验电路，用于检验以存贮在上述第一组位存贮单元内的上述信息状态为基础的存贮器存取。

5、根据权利要求3所说的装置，其中上述第二装置是一个加法器，用于从存贮在上述第二组存贮单元中的上述信息产生一个地址，该地址用于存取为完成上述接收字的转换所需要的遗漏数据。

6、根据权利要求2所说的装置，其中上述单元还包括一个寄存器，用于存贮每个需要被转换的字，上述寄存器被耦合到上述译码器装置，上述译码器装置由来自上述寄存器的信号和来自上述第二组信号中的信号支配，去存取上述存贮单元第三序号中被指定的一个，以用于产生一个地址，该地址用于取将被存贮在一个所说第一序号存贮单元第二组位存贮单元中的信息，该信息使得上述CAM产生指示遗漏状态的命中信号。

7、根据权利要求1所说的装置，其中上述单元具有VLSI芯片结构并且其中上述RAM的上述第一组位存贮单元和上述第二组位存贮单元以交错形式排列，这样，在由上述第一和第二组信号所规定操作的不同周期中，仅使那个对于由上述第一和第二装置执行的上述第一和第二种转换操作所必须的信息可以被存取，上述配置降低了与由上述装置运行的信号的位数相适应的芯片空间量。

8、根据权利要求7所说的装置，其中上述第一装置包括多个比较器组，并且上述第二装置包括一些加法器级，上述某些加法器级与上述比较器组相交错，从而满足使芯片空间最小化的要求。

9、根据权利要求7所说的装置，其中上述RAM还包括多个读/写放大器电路和多个多路转接器电路，每个电路在序号上对应于上述第一组位存贮单元，上述放大器电路与多路转换器电路以列的形式排列，这些列与RAM位存贮单元的上述第一和第二组的相应位地址对相互对准，上述多路转换器电路耦合到上述微编程控制装置，上述多路转换器电路响应来自上述控制装置的信号，在操作的RAM读或写周期内，选择上述位地址对中的某一个位地址连接到相应的一个读/写放大器电路上。

10、一种段描述符信息的存贮装置，用于在由该装置接收的每个字上执行转换操作，上述装置其特征在于：

一个具有多个段描述符字（SDW）存贮单元的随机存取存贮器（RAM），每一存贮单元分成若干组位地址，用于存贮与不同类型转换操作的相应序号有关的信息;

一个相联存贮器，该存贮器具有用于存贮与待转换的相应序号段描述符字有关信息的多个存贮单元，并且有用于产生命中信号的多个输出，该命中信号指示上述每个待转换字与上述CAM中存贮信息相比较的结果，上述输出连接到上述RAM，和，

耦合到上述RAM和CAM的微编程控制装置，该控制装置产生第一和第二多个信号，用于分别存取由上述CAM命中信号指定的一个SDW存贮单元中用于执行第一和第二种转换操作的第一和第二序号组。