[其他]自动打铃钟无效
申请号: | 87203163 | 申请日: | 1987-04-11 |
公开(公告)号: | CN87203163U | 公开(公告)日: | 1988-10-26 |
发明(设计)人: | 徐占祥 | 申请(专利权)人: | 徐占祥 |
主分类号: | G04G15/00 | 分类号: | G04G15/00 |
代理公司: | 抚顺市专利事务所 | 代理人: | 许明章 |
地址: | 辽宁省抚*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 自动 打铃 | ||
本发明属于一种时间程序控制打铃钟,主要用于学校、机关、厂矿等集体单位按规定时间进行自动打铃装置。
当前所用的时间程序控制装置,有机械凸轮式和电子程序码板式。其缺点是:凸轮式靠改变凸轮的相对位置来改变所要控制的时间,误差较大,码板式靠改变码板上的螺钉的位置来控制打铃时间,由于连线较多,限制了控制点数目的扩充。改变控制点操作麻烦,易出差错。
本发明的目的是研制一种对打铃时间编程操作非常方便、容纳打铃时间次数多、工作准确、可靠的程序控制装置。
图1是自动打铃钟的整机外形示意图。
1为时间显示屏,2为编程运行开关K4,3为快校按钮K1、4为慢校按钮K2,5为打铃控制点存储按钮K3,6为结束信号设置按钮K5,7为手动打铃按钮K6,8为电源引线,9为自动打铃停止开关K7,10为保险丝Bx。
图2是自动打铃钟框图;
图3是自动打铃钟电路原理图;
图4是图3中的数字钟部分电路原理图;
图5是图3中的存储器、比较电路部分的电路原理图;
图6是图3中的电源和报警延时部分的电路原理图。
本发明自动打铃钟是由时钟、存储器、比较电路、控制电路、报警和电源电路组成。
时钟是采用市场上销售的数字钟,由集成电路IC1(ICM7051)、IC2(TMS1943)、石英晶体JT、共阴极数字屏和阻容元件组成,IC2内部有计数、译码电路。晶体固有频率为3932160Hz信号,经IC1分频,输出60Hz方波信号送给IC2,其输出是时间的七段译码,直接驱动共阴极数字屏,快校、慢校用于校对时间,共源或暗无电压时数字屏不显示。存储器由IC5和IC6两个CMOS型静态存储器(HM6116P-3)组成。每个存储器容量为2K×8位。共组成2K×16位。每个存储器有A0-A1011个地址端,有D0-D78个数据端共16个数据端。写入存储器不是二进制编码,而是显示时间的七段译码信号。表示小时和分共用四个数码管和两个点AM、PM。数码管显示的数字是用a、b、c、d、e、f、g七段组成,可表示0-9十个不同的数字,小时十位只有b、c二段,把b、c二段连在一起,并接IC2的bc输出端,取它就能区别是“1”还是不亮两种状态。数字钟分的十位为0-5六个数字,用d、e、f段即可表示(见表一),而小时个位和分的个位一样均有0-9十个数字,用abefg五段即可表示(见表二),PM端控制的点亮表示下午,不亮表示上午(此时AM点亮),所以选用PM就能区别上、下午。
采用上述方法,可节省存储器位数。IC2输出高电平电压为2伏,为满足存储器和比较器高电平电压为4伏左右的要求,在IC2输出端与共阴极数字屏之间分别接入电阻R5-R28,IC4(CC4040)十二位二进制计数器,是存储器的地址码计数器,有Q0-Q1112个输出端,打铃次数最多选用64次,所以只用Q0-Q5输出端,一个清除端Cr,一个负跳变触发的计数端CP。
比较电路由异或门IC7-IC10-3(CC4030)和多功能门IC11、IC12(CC4048)构成的16输入或非门所组成。当时钟显示时间与存储器读出的时间相同时,比较器的IC7-IC10-3的15个异或门输出均为“0”IC6的D7端也为“0”,则或非门输出“1”,驱动IC13-1、IC13-2(CC4011)、R56、R57、C4构成的宽脉冲触发单稳态触发器。IC13-3输出高电平,三极管BG导通,继电器J吸合,电铃DL发出声响。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于徐占祥,未经徐占祥许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/87203163/2.html,转载请声明来源钻瓜专利网。