[其他]二次群数字分支设备

说明书

本发明涉及一种改进后的数字通信网传输分支控制设备。该设备特别适用于以链形连接方式组成的数字通信网。例如沿铁路和石油传输管道分布的数字通信网。

在数字通信的高次群干线传输过程中，一些中间站（局）通常仅需要接收干线中的一部分话路，而其余的话路应继续下传给干线下游的各站。因此，设置在这些中间站上的通信设备应具有完成部分话路“上／下”控制的功能。CCITT（国际电报电话咨询委员会）把这种分支功能称为外接续（E    xternal    Access）。目前，为了完成分支功能，通常使用CCITT推荐的标准复接器在中间站完成转接功能。例如在速率为8448kb／s的二次群数字干线上提供一个速率为2048kb／s的基群分支时，需要两套标准复接器，参见图1，每套标准复接器主要由同步复接电路（MUX），同步分接电路〔DMX〕，以及码速调整电路〔G〕和码速恢复电路〔D〕组成。该方案有两个主要缺点：其一，由于采用的是标准复接器，在分支点上，除了一个需要分支的基群码流外，其它三个需要下传的基群码流要经历一个分接、码速恢复，然后再重新调整和复接的过程，也正是由于这一过程的存在，会给这些中继码流引入附加的塞入抖动。以采用正码速调整的二次群复接器为例，对2048kb／s的中继码流所引入的最大塞入抖动可达21.5％UI。在一个数字通信干线中，特别是在专用的数字通信网中，常包含较多的分支点，如果在每一个分支点都给中继码流引入附加抖动，经几次转接后中继码流的抖动将超出CCITT所规定的抖动容限（25％UI）。其二，使用标准复接器来完成分支功能，会造成分支点上设备量增加，造成不应有的浪费。

本发明的目的是提供一种中继型的二次群复用设备——二次群数字分支设备。它可以减分支点的设备量，并且在完成分支功能的过程中，对中继的群码流不引入塞入抖动，即可以使中继码流无损伤地通过分支点，从而提高了数字干线的传输质量。

本发明的构成，如附图2所示。图中各单元电路的功能如下：

接口电路〔FR〕

8^M接收电路〔FR8〕和8^M发送电路〔FT8〕用来完成8448kb／s群路码流的二进制码与HDB3码之间的转换。

2^M接收电路〔FR2〕和2^M发送电路〔FT2〕用来完成2048kb／s支路码流的二进制码与HDB3码之间的转换。

时钟保护电路〔TP〕：

时钟保护电路〔TP〕由能够自动切换的逻辑电路〔CL〕和锁相环〔PLL〕组成，在任何情况下都能向分支设备和下游的通信干线提供正确的时钟信号。

提取／插入电路〔T／I〕：

提取／插入电路〔T／I〕中，第一寄存器〔IC1〕，第二寄存器〔IC2〕，分离寄存器〔IC4〕和选择控制器〔IC6〕主要完成对需要分支的支路码流的“上／下”控制，并使无需分支的中继码流无损伤地通过分支点。

帧同步电路〔FS〕：

参照图6，用来使分支设备与干线中的群码流保持帧同步关系，以保证分支功能的正确完成。在本发明中，控制门〔YF1〕的输入端增加了控制信号〔FAL〕，当上游出现故障时，帧同步单元可以处于保持状态，而不进行搜捕操作；避免了失帧的扩散。该电路还可以完成帧定位信号的再生，从而消除帧定位信号中的误码积累。

告警电路〔AS〕：

用来完成上游信号和本地设备的监测功能。

时序电路〔TA〕：

时序电路〔TA〕由帧结构产生器〔FP〕和编码电路〔CD〕组成，用来产生分支设备所需要的各种控制信号。

码速调整电路〔G〕和码速恢复电路〔D〕：

对需要“上／下”的支路码流进行码速调整和去调整的操作。

本发明适用于以2048kb／s为基群速率并且采用正码速调整技术的二次群传输干线。它可以消除由于使用标准复接器在分支点所引入的塞入抖动，提高干线中群码流时传输质量。另外，还可以减少分支站的设备量，与标准复接器相比，分支站的设备量可节省30％左右，达到降低成本，节省开支的目的，并且可以减少设备安装，调制的工作量。

以下结合附图对本发明作进一步的描述：

附图2是本发明的逻辑原理图。

附图3是时钟保护电路〔TP〕的原理电路图。

附图4是时序电路〔TA〕的原理电路图。

附图5是时序电路〔TA〕的工作波形图。

附图6是提取／插入电路〔T／I〕和帧同步电路〔FS〕的原理电路图。