[其他]数字式多路通用时间继电器

说明书

一种数字式多路通用时间继电器，属计时和控制领域。

常见的晶体管式和机械式时间继电器，量程范围小，延时精度低，无数字显示。《无线电》杂志1984年第七期，刊载了上海电器电子元件厂研制的DC系列PMOS集成电路，可组成近20种数字式时间继电器，较好地解决了延时范围、精度、显示等问题。但是在需用多个时间继电器的场合，许多电路如：时基信号发生器、分频器、计数器、译码器、驱动及显示器等，都要重复使用，很不经济。

本实用新型的目的是研制一种改进的时间继电器，它除具有DC系列电路延时精度高、量程范围大、带数字显示的优点外，还应具有“多路”和“通用”的特点，即可以做多路使用、每路的量程可做多种选择。

本实用新型是基于下列电路原理实现的：

利用半导体只读存贮器（以下简称ROM）作量程存贮，ROM的地址线由各分电路的延时设定电路输出端和数字表电路的计时信号输出端共同组成，从而使ROM的数据输出同时受各分电路的延时设定和数字表电路计时信号的控制。ROM的每一位数据线存贮一种量程，供各分电路选择。ROM的数据线分别连接到具有多个输入端的符合电路上。当数字表显示的时间与某一被启动的分电路所设定的延时时间相符合时，符合电路产生的符合信号加到被启动的分电路上，并使该路的执行继电器动作。

所谓“启动”，系指给数字式多路时间继电器的一个分电路加以“开始延时”的输入控制信号。

下面结合附图及实施例对本实用新型做进一步详述。

图1为数字式多路通用时间继电器方框图。

图2为数字式多路通用时间继电器电原理图。

图3为一种延时启停及清零电路。

数字式多路通用时间继电器由主    电路及并接在主电路上的多个分电路所组成。各部分相互关系如图1所示。

图2、图3电路全部采用正逻辑，可以选用各种系列的数字集成电路，使用时注意电平匹配和驱动能力。

分电路各部分的组成及主要工作原理如下：

执行电路1－1由继电器J1和并接的续流二极管组成。

驱动电路2－1由同相驱动器Q1组成。

控制电路3－1由RS触发器RS1和“与”门Y1组成。

输入电路4－1由开关K1和电阻R1组成。K1可以是单设的开关，也可以是其它设备的开关量输出。

延时设定电路5－1由BCD码拨盘开关BK1和接在其输出端的隔离二极管D1－1至D1－4组成。

控制电路3－1是分电路的核心电路，它接受输入电路4－1的输入控制信号和来自符合电路的符合信号，输出启动控制信号和驱动信号。

K1断开时，R1使S端为低电平，RS1输出端置1，经Q1使J1释放。K1闭合后，Y1输出高电平的启动控制信号，该信号的作用是：

1.使BK1按照所设定的十进制数输出BCD码，并经隔离二极管送ROM作选址信号。

2.经D1－5将高电平送符合电路代表不同量程的t1－t7中的一点上。

3.开启“或”门H1，使时基信号CPO经“与”门Yn＋1对数字表电路进行计时，一次延时过程开始。

当延时时间到达后，低电平的符合信号加到RS1的R端，RS1触发翻转，输出端置O，经Q1使J1吸合，经Y1使启动控制信号为低电平而无效。

如上所述分电路的个数n，        可根据需要任意设置。

主电路只设一个，为全部分电路所共有。它包括显示器件7、数字表电路8、量程存贮器9、符合电路10和延时启停及清零电路11。时基信号CP。可以是经过整形的50赫芝市电信号，也可由石英晶体振荡信号经分频而产生。

数字表电路包括分频器、不同进制的计数器、七段译码电路、显示驱动电路等，可由各种数字电路组合而成，也可以使用单片式集成数字表电路，如LM8361等。显示器共四位，显示00分00秒至59分59秒的时间。

ROM的作用是进行量程存贮，本实施例选用EPROM2    71    28，容量16K×8位，有A0－A13共14根据地址线。其中A0－A3与各延时设定电路输出端相连接，A4－A13与数字表电路计时信号输出端相连接。具体分配是：十秒位3根，区别0－5六个数字；分位4根，区别0－9十个数字；十分位3根，区别0－5六个数字。由此决定了本实施例延时设定最小间隔是10秒钟，最小量程是100秒，最大量程是59分50秒。

如果数字表电路输出的计时信号是BCD码，则直接和A4－A13相连，如果输出的计时信号是七段显示信号，则需经部分译码后再和A4－A13相连。