[其他]用于存储阵列的控制电路

说明书

根据本发明权利要求的措词可知，本发明涉及一种用于存储阵列的控制电路，该电路接收符合任何通常电视标准的场数字信号，并将它们以一增加的场速率，最好是以二倍的场速率送出。因此，本存储阵列用作为通常的诸如，PAL或SECAM或NTSC电视标准，以其各自的制式在电视接收机的屏幕上产生无闪烁图象。通过以某一增加的场速率和当是增加的行速率从存储阵列中读出信号，（信道中交换失真引起的）亮度失真和颜色失真就可以相当可观地减少。

由于如果使用商业可供的256Kb，即，2¹⁸位随机存取存储器（RAM_S）存储一电视场，那么就需要若干个这样的RAM，其数目必须通过在存储之前进行数据压缩以减少到适当的程度，在从存储阵列进行读出之后，必须紧接着相应的数据增加。

适用于此目的的电路，例如，在Offenlegungss-chrift    DE    3417139A1，在前公开的专利申请EP-A197    165，在先有欧洲专利申请86105444.3（＝1TT    case    P.Pirsch    4）以及期刊“1CC84    Links    for    the    future，1EEE    lnternational    Conference    on    Communications”，1984年第一卷第250到255页，“Proceedings    of    1EEE”1985年第447到449页上都已给出。数据压缩编码器和数据压缩译码器分别包括用于在一扫描行中容纳的视频信号的行存储器。

根据本发明的控制电路，在进行其它事情中必须保证，例如，如果存储的场是以写入速率的二倍从存储阵列中读出，要读出二次，但是第二次读出是以这种方式进行的，该场恰当地填入在第一场的行之间的间隔，而这样产生的幀又包括两个交错的场，而它只相当于一个传输的场。这是由本权利要求中所描述的插入滤波器来完成的。由于此滤波器还必须与行存储器合作，因此使用数据压缩译码器中现存的行存储器是本发明的基本方面。这样控制电路只包括一个信号行存储器，其结果是相当可观地节省了在集成电路蕊片上控制电路所占据的面积。

现参照附图将本发明进行较详细地说明，其唯一的图是本发明实施例的电路图解。

为了进行描述数据压缩译码器dr只是图解地示出，它包含予测器pr，加法器aa和行存储器ZS，其子电路如图所示地互连。

插入滤波器P与行存储器是以下面描述的方式合作的。它包括第一加法器a1和减法器，加法器的两输入分别与行存储器ZS的输入和输出相连，减法器的被减数和减数输入分别与行存储器ZS的输入和输出相连接。

第一加法器a1的输出与2^-1乘法器m1的输出耦合，减法器S的输出与乘法器m2的一个输入耦合，减法器其它的输入端馈入介于零和1之间的可予设的值V，按这样的方式，正值在一场之中是有效的，而相应的负值在下一个场期间有效，而正值在下一场期间再一次有效。连接到第二加法器a2输入的分别是2^-1乘法器m1的输出和乘法器m2的输出。第二加法器a2的输出提供输出信号sg。

如果在一行期间出现在减法器S和第一加法器a1输入端上的信号标作h₁，h₂，它们相当于两连续行的信号，输出信号sg由下式给出

sg＝h₁（0.5+V）+h₂（0.5-V）

如果V的绝对值大于0.5，例如是+0.6，输出信号sg将显示或多或少的强峰效果，它导致屏幕上图象的已知特性。如果绝对值V小于0.5，将不会产生峰值效应。