[其他]编码译码方法

说明书

本发明涉及编码译码方法，特别涉及错误校正码的编码译码方法。

图3是用来实施例如1973年9月20日株式会社昭晃堂发行的“符号理论”等中所示的里德·所罗门（REED：SOLOMON）符号的编码译码方法的已有的编码译码电路图。在图中，编码时的情报符号的输入端与编码时的延迟用移位寄存器5及出错（Syndrome）计算电路9的各输入侧相连。编码时的符号字的输出端2与编码时的情报部和校验符号部的输出转换开关6中的一转换端相连接。译码时的接收字的输入端3与译码时的延迟用移位寄存器7和出错计算电路9的各输入侧相连接。译码时的被校正的情报符号的输出端3与有限体的加法电路8的输出侧相连接。译码时的延迟用移位寄存器5的输出侧与输出转换开关6相连接。译码时的延迟用移位寄存器7的输出侧与加法电路8的一输入侧相连接。又，加法电路8的另一输入侧和错误数值计算电路13的输出端相连接。出错计算电路9的输出侧与校验符号计算电路10和错误位置多项式、错误数值多项式导出电路11的各输入侧相连接。该校验符号计算电路10的输出侧和输出转换开关6的另一转换端相连接。错误位置多项式、错误数值多项式导出电路11的输出侧与错误数值计算电路13和用以求出错误位置多项式的根的链式的算法电路12的各输入侧相连接。该链式的算法电路12的输出侧和错误数值计算电路13的输入侧相连接。编码译码电路全体的控制电路14与输出转换开关6，出错计算电路9，校验符号计算电路10，错误位置多项式、错误数值多项式导出电路11，链式算法电路12和错误数值计算电路13分别相连接，并控制开关及各电路。

图4为图3的出错计算电路9的详细电路图。在图中与门18的一输入端与在编码时的情报符号、在译码时的接收字的输入端15相连接，其另一端输入与在编码时用以使校验符号部为0的控制信号的输入端16相连接。又，该输入端15和与门18用8根导线相连。又，“与”电路18的输出端和t个的有限体的加法电路19的一输入端分别相连接。该t个的加法电路19的各另一输入侧分别和t个的有限体的常数乘法电路（Xα⁰），（Xα¹），……（Xα^t-1）20的各输出侧相连接。且，该t个的加法电路19的各输出侧分别和t个的出错计算用寄存器21的各输入端D相连接。该t个的出错计算用寄存器21的各输出端Q分别与t个的常数乘法电路（Xα⁰），（Xα¹），……（Xα^t-1）20的各输入侧和出错输出用3态缓冲器22的一输入侧相连接。又，该t个的3态缓冲器22的各输出侧与出错输出端17相连接。控制电路23的一输出侧分别和t个的出错计算用寄存器21的各输入端R及三态缓冲器22的各另一输入侧相连接。

图5为编码动作的流程图。

已有的编码译码电路其构成如上所述，对已有的编码译码方法则用上述编码译码电路加以说明。

在图3中，在进行编码的场合，如图5的流程图所示，在步骤502中从输入端1输入要编码的情报符号。

接着，进入步骤503，将情报符号输入到出错计算电路9，根据情报符号计算出错情况。又，情报符号也输入到编码时的延迟用寄存器。在步骤504中从出错计算电路9输出的出错被输入到校验符号计算电路10，进行校验符号的计算。

接着，在步骤505中从编码时的延迟用移位寄存器5所输出的情报符号通过输出转换开关6将符号字输出到输出端。当情报符号的输出一结束则由来自控制电路14的控制信号将输出转换开关6转换到校验符号计算电路10侧，将校验符号输出到符号字的输出端2，以完成符号字的输出，结束编码。

关于上述说明中的出错计算，参照图4进行说明。在计算出错的场合，首先通过将来自控制电路的控制信号加到出错计算用寄存器21的输入端R，使出错计算用寄存器21清零。其后，从控制信号输入端16输入“高”电平的信号，其后使与门18打开，并从输入端15输入要计算出错的接收字或情报符号的数据。通过有限体的乘法电路20及有限体的加法电路19从输入的数据来计算出错，并将其存贮到出错计算用寄存器21。在只输入情报符号时，在相当于校验符号的部分中从控制信号输入端16输入“低”电平信号，使与门18关闭，使相当于校验符号的符号全部变为“0”。计算出的出错经出错输出用3态缓冲器22，依次输出到输出端17。