[发明专利]一种实时图象邻域处理器无效
申请号: | 88103242.5 | 申请日: | 1988-06-02 |
公开(公告)号: | CN1010437B | 公开(公告)日: | 1990-11-14 |
发明(设计)人: | 王汉生 | 申请(专利权)人: | 清华大学 |
主分类号: | G06F15/66 | 分类号: | G06F15/66 |
代理公司: | 清华大学专利事务所 | 代理人: | 胡兰芝,廖元秋 |
地址: | 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 实时 图象 邻域 处理器 | ||
本发明属于图象信息处理技术领域,适应于数字图象处理和图象分析。
在图象信息处理中,常用的一种邻域处理算法是卷积运算:
式中:Fi,j(x,y)是被处理象素及其周围象素的灰度值,Wi,j是卷积核的加权系数,G(x,y)是处理后得到的结果。图象邻域处理原理如附图1所示,输入图象1-1,卷积核1-2,卷积运算1-3,输出图象1-4。目前投入实际使用的图象邻域处理器种类很多,其中较先进的是流水邻域处理器,如附图2所示,它由图象存储器2-1,2个(n-3)位(n是一行象素数,通常为512)象素移位寄存器2-2,2-3,9个一位寄存器T1~T9和含卷积核加权系数并能进行乘加运算的邻域处理电路2-4组成。图象数据按光栅扫描方式,依行的顺序存放在图象存储器2-1中,例如分辨率为512×512,灰度达256级的一幅图象数据在图象存储器中的分配和地址产生如附图3所示,(3a)是图象数据在图象存储器中的存放情况,(3b)是写地址码产生和地址进位变化关系,列地址X计数器和行地址y计数器均为9位,列地址X计数器按光栅扫描顺序计数以产生列地址,计满一行象素后产生进位信号,使行地址y计数器计数加1,顺序产生下一行地址,循环重复,直至写入整幅图象数据,处理时,图象数据仍按光栅扫描方式从图象存储器中读出(读地址码产生和地址进位变化关系与写地址码产生和地址进位变化关系相同),随后即在(n-3)位象素移位寄存器2-2、2-3中移位,并在T1~T9中形成邻域处理所需要的被处理象素及其邻域数据,它们在邻域处理电路中与卷积核加权系数进行乘加运算,最后输出处理后的图象(“图象处理并行结构”1979年国际计算机软件与应用会议文集。第712~717页。S.R.Sternberg,Parallel Architectures for lmage Processing,Proceedings of The 3rd InternationalIEEE COMPSAC Chicago,1979 pp 712-717。“图象处理并行计算机结构”计算机视觉、图形和图象处理杂志1984年第25期第75页图7Parallel computer Architectures for image Processing”COMPUTER VISION,GRAPHICS AND IMAGE PROCS-SING 25 68-88(1984)P75 F1G7)。流水邻域处理器成功地解决了实现实时卷积运算时,图象存储器数据输出的瓶颈问题,并可用VLSI技术实现但它仍存在下列不足:①它需要2个长度为(n-3)位的象素移位寄存器设备量大;②没有适应不同分辨率图象(当n=512时,它只适用于图象分辨率为512×512的图象,而对于分辨率256×256,1024×1024等图象则不能适用)和不同大小卷积核(如5×5 7×7等)的灵活性;③每幅图象处理前需要有(n+2)个时钟周期的建立时间。
本发明的目的是克服流水邻域处理器之不足,设计一种更加灵活实用,电路简省的图象邻域处理器。
本发明的技术要点是采用了行交叉图象存储器和实现行关系变换的数据选择器,数据选择器接于行交叉图象存储器的出端,将行交叉图象存储器同时输出的2h路(h为整数,且2h≤图象行数)数据变成任意相邻2h行图象数据,经由一位寄存器组成的2h位移位寄存器形成邻域处理所需的被处理象素及其邻域数据。它们在邻域处理电路中与卷积核的加权系数进行乘加运算。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/88103242.5/2.html,转载请声明来源钻瓜专利网。