[发明专利]高压垂直扩散场效应管及其制法

说明书

本发明提供了一种方法，适用于制造高压垂直扩散MOS场效应（VDMOS）晶体管。

本发明属于半导体器件技术领域。

VDMOS晶体管从七十年代中期以来，有了巨大发展，击穿电压从几十伏到上千伏，导通电流从一百毫安到几十安培，种类很多。但是它的基本制造技术没有变化，仍然是在低阻N+的硅单晶衬底上生长一层高阻N-外延层，然后在外延层上进行双扩散制作而成。

申请前解剖了美国IR，MOTOROLA，GERCA三家大公司的各类VDMOS晶体管，其击穿电压从100伏到950伏。查阅了1978-1988年有关半导体器件的各类刊物-SOLID    STATE    TECHNOLOGY，SOLID-STATE    ELECTRONICS，ELECTRON    DEVICES，ELECTRON    DEVICE    LETTERS，IEDM，电子材料，日经マィクロデバィス等。还检索了德温特国际电子专利IEP1980-1988年有关分立器件U12类别的专利摘要，机检了国际专利分类IPC有关半导体分立器件及制造技术部分，1963-1987年以THIN及以VDMOS为关键词的全部专利文献，没有看到不在外延片上而是直接在单晶片上制造VDMOS晶体管的报导。美国专利VS4145-700，US4366-495，US4455-565，西德专利DE3331-329所公开的VDMOS晶体管，基本结构如图七所示，都是在N+9硅单晶衬底片上生长N^-10外延层，然后在N^-10外延层上用双扩散方法制造而成。其中，N^-10外延层起支撑电压的作用，N+9衬底起减小导通电阻的作用。但是采用这种方法制造高压VDMOS晶体管，需要生长很厚的高阻外延层。例如制作漏一源击穿电压400伏的高压VDMOS晶体管，其外延层厚度需要40μ以上，电阻率高达15-20ΩCM，制作50-60μ，电阻率高达20-30ΩCM。击穿电压越高，所需外延层厚度越厚，电阻率越高。生长很厚的高阻外延层，不仅难度大，成本高，而且外延层质量总不如单晶片好。

本发明的目的在于采用一种方法，不用外延片，直接在高阻N^-单晶片上制造VDMOS晶体管，通过晶片减薄工艺和薄片加工工艺降低VDMOS晶体管的导通电阻。

本发明用的晶片减薄工艺和薄片加工工艺与已有技术不同，已有技术是把带有管芯的硅片正面用白蜡粘在贴片盘上进行单面研磨，减薄后的硅片直接进行清洗除蜡，背面淀积金属如镀镍、溅金、蒸铝等合金后划片，也可以不经过淀积金属及合金化直接划分。这种对薄硅片直接进行加工的方法，限制了硅片减薄的程度，如果硅片被减得过薄，很容易在加工时破碎，因此，一般只把硅片减至200-300μ。欧洲专利EP127-989仅减薄到180μ。

本发明同已有技术不同的地方在于：不是对被减薄的带有管芯的硅片直接加工，而是把薄硅片同底托片粘接在一起形成复合片，对复合片进行加工。经过划分，薄硅片被分割成许多小管芯片。这时能可把小管芯片同底托片分开，按常规工艺加工。本发明的具体方法是：在不长外延层的高阻硅单晶片上用双扩散工艺制造VDMOS管，随后晶片减薄和薄片加工。其过程是：

a.把带有管芯的硅片正面同底托片粘在一起形成复合片，把复合片的底托片这一面粘到贴片盘上。

b.对硅片背面进行单面研磨，当硅片减薄到所需厚度时，取下复合片。

c.如果对管芯背面与底盘之间的接触电阻要求阻值很小，则可清洗后，对复合片的薄硅片背面淀积金属如蒸铝、蒸金。如果对接触电阻的阻值要求不严，则可省去这道工序。

d.把复合片的薄硅片背面同另一底托片粘在一起形成三层复合片。

e.把同薄硅片正面相贴接的底托片从三层复合片中取出。这时带有管芯的薄硅片正面已露在外面。

f.划分、把薄硅片划成许多小管芯片。

g.把小管芯片同底托片分开。接着便可按常规工艺对小管芯片进行加工如合金化，粘接，键合，封管。

本发明的晶片减薄和薄片加工过程也可以是：

a.把带有管芯的硅片正面直接粘到贴片盘上，对控片背面进行单面研磨。

b.当硅片减薄到所需厚度时，把底托片同硅片背面粘接在一起形成复合片。

c.把复合片从贴片盘上取下，这时带有管芯的硅片正面已露在外面。