[发明专利]电信传输系统中的回声抵消器

权利要求书

1、电信传输系统中的一种回声抵消器(1)，当其经过混合电路(2)连接在双线线路(3)的一端时，可使发送/接收单元进行全双式数字数据通信，其中存储单元(4)具有存储器分区(41-44)，每个分区由传送来的预定的数据间隔中的部分比特序列进行寻址；其中每个取样周期一次地从每个存储器分区(41-44)直接读出传送过来的对应于上述数据间隔部分的数据的近端回声的数据估计值；其中在存储器单元(4)中，对同时读出的上述各数字估计值进行相加，提供传送来的在上述数据间隔中的数据的全近端回声的数字估计值；其中上述各数字全回声估计值经数字/模拟变换器(7)与接收的信号一起输入到一个模拟求和电路(8)，以抑制接收信号中的上述近端回声；以及其中差错信号电路(9)从模拟求和电路的输出取出一个差错信号，输入到存储单元(4)，这样每个取样周期一次地把一个修正的差错数字估计值写入各存储器分区(41-44)中，其特征在于：至少有三个存储器分区(41-44)，其中每一分区均由最近传输的由一个至少三个数据比特序列寻址的数据来进行寻址，上述数据间隔至少是9个数据比特；上述储器分区的数字估计值的相加是由串行运算装置(61-63)进行的，在相应的数字估计值从存储器分区(41-44)读出之后，在一个整数取样周期中各个全回声估计值输入到模拟求和电路(8)；传送数据的近端回声通路包括延迟近端回声的装置(D1)，使各个全回声估计值与要抑制的近端回声一起输入到模拟求和电路(8)；在存储器单元中具有装置(D₂₁-D₂₄)，它把从存储器分区(41-44)读出的各个数字估计值送到该分区的差错加法器(64-67)，这样各个差错信号与要修正的数字估计值一起送到上述差错加法器(64-67)，这样各个差错信号与要修正的数字估计值读出以后，在一个整数周期中被写入相应的存储器分区(41-44)。

2、如权利要求1的回声抵消器，其特征在于，有四个存储器分区（41-44）。

3、如权利要求2的回声抵消器，其特征在于，用于把存储器分区的数字估计值相加的上述串行运算装置包括三个一位加法器（61-63）。

4、如权利要求2或权利要求3的回声抵消器，其特征在于，各个存储器分区是由三个数据比特序列进行寻址。

5、如权利要求1至4中任一个权利要求的回声抵消器，其特征在于，每个数据比特间有四个取样周期，每个数据比特期间从各个存储器分区（41-44）相应地读出四个不同的数字估计值。

6、如权利要求1至5中任一权利要求的回声抵消器，其特征在于，每个数字估计值是包括至少12比特的字。

7、如权利要求1至6中任一个权利要求的回声抵消器，其特征在于，延迟近端回声的装置（D）包括这样一种装置，在该数据比特输入存储单元用来寻址存储器分区（41-44）以后，经混合电路（2）把传输的每个数据比特延迟一个整数取样周期。

8、如权利要求1至7中任一个权利要求的回声抵消器，其特征在于，同时从存储器分区（41-44）读出的上述数字估计值在一个取样周期中由上述串行运算装置（61-63）进行相加，以及在继之的取样周期中由上述数/模变换器（7）变换所得到的数字全回声估计值。

9、如权利要求1至8中的任一个权利要求的回声抵消器，其特征在于，把各个数字估计值输入到差错加法器的装置包括延迟装置（D₂₁-D₂₄），数据估计比特在输入上述串行运算装置（61-63）的同时，也以串行形式输入该装置，数据估计值比特以串行形式延迟一个整数取样周期后，从该装置输出。

10、如权利要求1至9的任一个权利要求的回声抵消器，其特征在于，各个存储器分区（41-44）中有串行/并行寄存器（412），已从该存储器分区以并行形式读出的数字估计值从该寄存器（412）以串行形式输出到串行运算装置（61-63），而把以并行形式写入该存储分区（41-44）的一个修正的数字估计值以串行形式从各个差错加法器（64-67）输入到该寄存器（412）。

11、如权利要求1至10中的任一权利要求的回声抵消器，其特征在于，差错信号电路（9）是一个模拟/数字变换器，在一个整数取样周期内，它把模拟求和电路的取样输出变换为数字差错信号。