[其他]多功能数据采集转换器

说明书

本实用新型属于数据采集技术。

目前国内现有的A／D、D／A转换器大都或多或少地存在某些不理想之处。突出的问题有：电路不完整，用户买到的A／D、D／A器件或电路往往不能直接使用，还需设计相应的控制电路或专用接口才能工作，这就会给用户增加额外负担；功能和工作方式单一，某一种线路只限于某种特定机型和用途，或只有单一的工作方式，不便于改做它用；价格比较高，尤其是高速器件，转换速度十微秒数量级的A／D芯片，每片就需数百乃至上千元。

本实用新型的目的在于提供一种多功能的数据采集、转换板，比较好地兼顾上述的各个方面。这个电路采样速度高，采样时间约100ns并且脉宽可调。A／D、D／A转换速度快8bitA／D和D／A的转换时间分别为1μs和0.5μs。时序控制电路完整。除电源外勿需其他附加电路即可正常工作，以带时间相关采样的模拟量输入、模拟量输出方式运转或进行自检。具有带数据锁定的总线缓冲并行数据接口和独立的数据读、写联络线，通过16线接插口与外部进行数据传送，便于和各种微型计算机接口。可由外同步信号控制数据采集、A／D转换。滞后的延迟时间可调。此功能可用于对时间相关性要求较高的信号进行数据采集处理。如提取脉冲序列的幅值包络线等。线路结构紧凑，尺寸小。整个电路组装尺寸不大于200×54mm²。具有较高的性能价格比。整个电路系由通用器件组装价格低，成本甚至低于同等性能的A／D芯片。

本实用新型的构成原理可以通过附图说明如下：

附图1为本技术方案的原理方框图。图中，由接插口J₁输入的模拟信号经缓冲放大器（1）、采样／保持（以下简称S／H）开关（2）、缓冲放大器（3）到达由逐次比较移位寄存器（4）、D／A转换器（5）、高速比较器（6）及参考电源（7）和时钟发生器（8）组成的高速A／D转换器。在这里模拟信号转换成对应的数字信号，经数据锁定缓冲器（9），由接插口J₃并行输出。在A／D转换器中对现有资料提供的电路做了改进，将原设计下正向模拟信号时输出反码数据改为正码数据，因为反码输出的数据值的大小完全与模拟输入的幅值的大小相反，会给A／D转换结果的观查以及数据的后期处理带来极大的不便。因此，对现有技术提供的电路做了改进，将反码输出改为正码输出。

数据采集外同步信号由接插口J₃输入先经过限时门（10）。在一个同步信号通过门（10）以后开始的门（10）的限时期内，再出现的其他脉冲输入不能通过门（10）。因此能有效地消除这段时间内的脉冲干扰。延时门（11）可通过多圈电位器调节数据采集对同步脉冲的滞后时间。它和采样脉冲发生和缓冲器（12）配合调节，以得到最佳的采样效果。采样脉冲发生器（12）产生的采样开关驱动脉冲的宽度由另一多圈电位器调节。采样过程完成后，带锁定的A／D启动脉冲发生器向A／D转换器发送一个脉宽不定的启动信号。随机变化的启动脉宽即能保证启动期内包含有一个A／D时钟上升沿，又不至于延长A／D的启动期，以确保1μs内完成A／D转换。关于锁定门的叙述详见特征说明部分。门和脉冲发生器（10）、（11）、（12）、（13）的主体分别用两片不同型号的单稳集成电路构成。

移位寄存器（4）产生的“A／D完成”信号经适当的倒相缓冲以后分别向数据锁定缓冲器（9）和A／D启动脉冲发生器（13）发送数据锁定信号和限时锁定信号，然后经J₃向外部输出“A／D完成”联络信号。

数据锁定缓冲器（9）和（14）的数据读出控制和数据写入控制信号也分别从接插口J₃的不同端口输入。

各联络线和控制线都连到板内接插点J₅处，以通过适当的连接得到不同的数据采集方式。

经由接插口J₃输入的或由缓冲器（9）输出数据经数据锁定缓冲器（14）锁定、缓冲后由D／A转换器（15）转换成相应的模拟信号，经缓冲放大器（16）缓冲后经由接插口J₂向板外输出。本电路使用了转换速度为150ns的D／A转换器件。因此本电路的D／A模拟输出的变化速率仅受微型计算机的数据写入速度限制。

电路的供电电源由接插口J₄输入。

本实用新型的特征在于对现有技术中的A／D转换电路        （LINEAR    DATABOOK    84，P8－125，NATIONAL    SEMICON－DUCTOR    CORPORATION）进行了改进。将原设计的反码数据输出改为正码。改进后的有关部分电路如附图2所示。改进点如下：