[发明专利]多通道控制器

说明书

本发明涉及一种在存储器与微处理机或计算机系统的接口之间进行数据传送用的多通道控制器。这种控制器特别适合作为数字电话交换机用的双向串行信道接口。这类交换机必须同时处理一系列不同的信道。在过去的系统中，这意味着需要把处理各信道和连通存储器与外围设备接口之间的通路需用的线路数加倍。

本发明的一个目的就是要通过一组控制和组合逻辑处理多个通道来解决上述问题。这个方法的一个好处在于，该多通道需用的逻辑可采用超大规模集成电路来实施。在阅读下列说明后即可理解到的本发明另一个优点在于，用芯片精心实施本发明的结果使它可作为一组具公用串行双向输出端的双向串行通道控制器而工作，同时芯片的精心处理细节从外观看不出来。

因此本发明的重点是一种在存储器与微处理机或计算机系统的接口之间进行数据传送用的多通道控制器，该控制器包括一逻辑电路、一组互连着的并行移位寄存器和一时钟，逻辑电路可馈以多通道数据，该组互连着的并行移位寄存器包括一输入寄存器和一输出寄存器，输入寄存器用以接收来自逻辑电路的数据，输出寄存器的输出端连接到所述逻辑电路上，时钟则用以对诸寄存器进行定时，使得在第一时钟脉冲时，数据被输进所述输入寄存器中，在第二时钟脉冲时，在所述输入寄存器中的数据被传送到寄存器组中的毗邻寄存器中，从而使得在N个时钟脉冲之后，数据出现在所述输出寄存器的各输出端上。逻辑电路工作时对来自所述输出寄存器的数据在所述诸时钟信号之间进行逻辑操作，并输出所述逻辑操作的结果。

为更容易理解本发明的内容，现在通过举例参照附图说明本发明的种种实施方案。附图中：

图1是本发明多通道控制器的方框图;

图2是第二实施例的方框图;

图3示出了尽量扩大通道的使用面的一种布局;

图4是示出了如何将本发明的控制器组合到多路复用数字数据传输系统中去的方框图。

现在参看附图中的图1，从图中可以看到计算机接口10。此接口10可选用任何微处理机或计算机系统。作为典型的例子可以选用MOTOROLA68020（RTM） 微处理机，且可能包括32条双向数据线、20条地址线和一些与微处理机总线相关的线。这些线分别以数据线11、地址线12和控制线13表示。当然这些编号仅仅是举例而已，且与准备与其配用的控制器和微处理机或计算机系统的用途有关。

多通道控制器本身的总编号为15。在所述的系统中，数据从、或至控制器15的传送存取可由控制器本身或由有关的微处理机或计算机起动。因此各预定地址系分配在控制器15中，使有关的微处理机或计算机可从控制器15进行写入和读取控制信息。

控制器15的主要特点是设有一组寄存有与控制器15待处理的通道数有关的数据的并行移位寄存器20。这些寄存器寄存着控制器15所控制的各通道的存储的信息。寄存器组中的个别寄存器并不是预分配到特定的通道中，而是作为并行的移位寄存器组使用的，在这些并行移位寄存器中，时间系分成若干相等的时隙分配给各通道的。这样，各通道的数据在寄存器组内循环，并一个接一个地传送到组合逻辑电路25。数据是根据在26处指示的时钟信号在各寄存器中循环的。

在各连贯的时间开始时传送到逻辑电路25的数据是从寄存器n获得然后传送到电路25的。在各时钟周期终了时，逻辑操作的各项结果就记入寄存器组20的寄存器1。这些结果会在各连续的时钟时间依次经由个别寄存器传送，直到它们再次出现在寄存器n，准备传送到组合逻辑电路25为止。可以看出，寄存器组20起循环存储器的作用。

控制器所能控制的通道数的最大值受在寄存器20中形成另外一些寄存器组所需用电路元件数的限制，还受限于实施该系统所使用的技术的进展情况。这样，数据通过组合逻辑电路25需要一个时钟周期的时间。在时钟周期终了时，数据在寄存器1的输入端处必须是有效的。如此布局就使得N组依次顺序的数据可采用一组组合和移位寄存器逻辑顺次进行处理。在一个特定的实施例中，本控制器能处理四个通道。控制器工作时，数据能以向前或向后水平地通过寄存器组20中的各寄存器的形式观测出来。

与组合逻辑电路25有关的是该电路所控制的各通道的数据进出通路。这种通路个个包括一双向串行数据接口30，数据接口30由线路31连接到适当的外围电路上，并由串行数据时隙输入线路32上的信号启动。各通道可以是HDLC（上行数据链路控制）型的64千位/秒的数据链路。

不难理解，N值越大，则使用单个组合逻辑组的效率越高。在所述的实施方案中，N值等于4，时钟频率采用12.5兆赫。

组合逻辑电路对存储在寄存器组20中的数据或输入数据执行任何需要的逻辑功能。