[发明专利]异步时分交换装置和操作方法无效
申请号: | 89108374.X | 申请日: | 1989-10-06 |
公开(公告)号: | CN1019255B | 公开(公告)日: | 1992-11-25 |
发明(设计)人: | 安德鲁·基思·乔伊;迈克尔·戴维·贾格尔;安德鲁·詹姆斯·皮克林;雷蒙·爱德华·奥克利;约翰·斯潘塞·阿诺德 | 申请(专利权)人: | 普列斯海外有限公司;GEC-普列斯长途电讯有限公司 |
主分类号: | H04Q11/04 | 分类号: | H04Q11/04 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 马铁良,许新根 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 异步 时分 交换 装置 操作方法 | ||
1、一种异步时分多路复用交换装置,包括:一个串/并变换器,用于以串行形式接收包括路由信息的串行的输入数据包并将该数据包转换为并行形式;一个随机存取存储器,每个数据包在一个已寻止的存储单元处写入该存储器中,该地址在一个相应的先进先出输出队列中尾部的地址被写入,而在该队列的头部的地址被存取,该数据包从该随机存取存储器读入一个并/串变换器中,并且该数据包串行地被传送到需要的输出端,
其特征在于:一个“走步1”序列发生器单元,用以控制上述串/并变换器,上述存储器内空闲存储单元地址的先进先出链路表,使用从该先进先出表的头部取出的地址来将该数据包写入该存储器内,上述存储器被分为K部分,每个部分都独立地存取,并用于存储每个数据包的各自的K段。
2、根据权利要求1所述的装置,其特征在于,每个数据包被分成“K”段,“K”是一个偶数,而且连续的奇数和偶数段被读入该串/并行变换器中各自的一半内。
3、根据权利要求2所述的装置,其特征在于,该串/并变换器由上述“走步1”序列发生器单元控制。
4、根据权利要求2或3所述的装置,其特征在于,从上述随机存取存储器中输出的每个数据包被分成“K”段,“K”是一个偶数,而连续的奇数和偶数段被读入并/串变换器中各自的一半内。
5、根据权利要求4所述的装置,其特征在于,该并/串变换器由上述“走步1”序列发生器单元控制。
6、根据权利要求4或5所述的装置,其特征在于,该随机存取存储器被分成两等分,每半个用于独立地存取和用于存储每个数据包的各自的奇数和偶数段。
7、根据权利要求4或5所述的装置,其特征在于,该随机存取存储器被分成“K”部分,每部分独立地存取并用来存储每个数据包的各自的“K”段。
8、根据上述任何一个权利要求所述的装置,其特征在于,输出队列动态地共用一个存储器的容量。
9、根据上述任何一个权利要求所述的装置,其特征在于,该装置包括在一个集成硅片中。
10、一种异步时分多路复用交换装置的操作方法,包括以下步骤:一个串/并变换器接收串行形式的包括路由信息在内的输入数据包,把该数据包变换为并行形式,并使每个数据包进入随机存取存储器的一个已寻址的存储单元,该地址从该存储器的空闲存储单元的地址的先进先出队列中取出,在上述空闲存储单元内,各地址的一个或多个单独的地址队列中,每个地址队列都与交换装置的一个输出端有关,并为这些队列提供一个链路表,当被寻址的输入数据包的地址位置到达上述输出端而且在一个地址来到该队列的队头时,这个地址被存取,该数据包从随机存取存储器读入一个并/串变换器中,该数据包串行地传送一个需要的输出端,
其特征在于:该存储器内空闲存储单元地址的先进先出链路表利用从该先进先出表的头部取出的地址将该数据包写入该存储器内,每个数据包被分为K段,K是一个偶数,相接续的奇数段和偶数段被读入上述串/并变换器内各自的一半之中,上述的串/并变换是在一个“走步1”序列发生器单元控制下由上述串/并变换器进行的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于普列斯海外有限公司;GEC-普列斯长途电讯有限公司,未经普列斯海外有限公司;GEC-普列斯长途电讯有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/89108374.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:聚苯乙烯清漆及其制造方法
- 下一篇:分装设备