[发明专利]具有共用控制存储器的多处理机控制器

说明书

前后相互参照的有关申请。

下列专利申请以同一天提出的紧急申请转让给同一受让人，它们包含相关主题。

题目    发明人    申请号

具有表明数据缓    Edward    F.Getson，Jr.

冲管理页数的外    John    W.Bradleg    &

围控制器    JoSeph    P.Gardner

Alfred    F.Votolato

具有EEPROM固件    Edward    F.Getson，Jr

存储器的控制器    John    W.Bradleg    &

Joseph    P.Gardner

Alfred    F.Votolato

用于限制使用具    George    J.Barlow

有分布式控制存    John    W.Bradley    &

取的异步母线的    Edward    F.Getson，Jr

方法和设备

本发明一般属于数据处理系统，特别地属于用来在数据处理系统和外围设备之间控制数据传递的外设控制器。

多数现代数据处理系统既执行输入操作，也执行输出操作，例如从一键盘读出或者送数据到一行式打印机。为了工效和分工，在该数据处理系统中，对外设的输入和输出操作通常由外设控制器加以控制。一般的方案是所有这些控制器在系统母线和外设之间起中间媒介作用。

这些外设控制器已经不断地被要求来同时处理来自大量不同外设的事务。而每一个外设可以具有很不相同的操作特性。因此，为了使这些控制器控制大量外设的不同操作特性，现在外设控制器采用具有微程序的微处理机，以适应不同的外设的要求。

在本发明的一个最佳实施例中，一外设控制器至少在一系统母线和外设间具有用于临时储存数据传递的一数据缓冲器。它也可具有两个微处理机，其第一微处理机控制系统母线和数据缓冲器之间的数据转移;而第二微处理机控制数据缓冲器和外设之间的数据转移。此外，一公共控制存储器被联结到上述两个微处理机。该控制存储器包括控制该两个微处理机的第一和第二微指令序列。

在该最佳实施例中，一测试微指令储存在该控制存储器内。当系统加电时，该测试指令使每个微处理机指向其微指令序列的起点。

该控制器具有时钟电路，该时钟电路产生一个被分成多个周期的时钟信号。该时钟信号用来控制微处理机的运行。每一微处理机被指定在一周期的一部分上，在此期间，微处理机可单独地存取控制存储器。在最佳实施例中，该时钟电路还控制微处理机对暂存器的存取，该暂存器用于微处理机的通讯。在最佳实施例中，该时钟电路还起控制占据数据缓冲器的作用。每一个微处理机被指定在一周期的一部分上，在此期间，它可单独地存取暂存器，并且在一周期的一部分可占据数据缓冲器。所说一周期的部分，可以是，也可以不是微处理机用于寻址该控制存储器所指定的相同部分。

根据以下随附图对本发明更详细地说明，本发明的上述和其它的目的、特征以及优点将会是显而易见的。在附图中，同样标号属于同一元部件。

图1为控制器的方块图。

图2更详细地表示图1控制器的部分。

图3更详细地表示图1控制器的时钟电路。

图4更详细地表示用于处理机间通讯的存储器。

图5表示由时钟电路产生的时钟信号以及微处理机的操作定时。

图6是用来说明初始化序列的定时程序。

图7表示控制存储器的机构，并用来说明初始化序列。

在图1所说明的本发明的最佳实施例中，控制器9控制系统母线2和外设1间的数据传递。该控制器9能够控制来自许多不同型号外设1的数据传递，并被设计成用于控制多至16个数据通道的数据传递，其中两个通道并非由外设使用，这样，该控制器能同时控制多至14个外设。