[发明专利]晶体管电路

说明书

本发明涉及一种晶体管电路，它包括经过-公共电极耦合到公共结点上的并连接成为第一差分放大器的第一和第二晶体管，一个经过第一输出端的包括在第一晶体管主沟道中的电流镜（current    mirror）的输入网络，一个经过第二输出端的包括在第二个晶体管的主沟道中的电流镜的输出网络。

1987年由Holt，Rinchart和Winston公司出版的，由Alan和Holberg所著的“CMOS模拟电路设计”中的第274页，图6-2-1得知所陈述的一种电路，它描述了一种包括第一晶体管M₁，第二晶体管M₂以及由晶体管M₃和M₄组成的电流镜的一种差分放大器。所描述的这种差分放大器能迅速地响应输入信号V_G1和V_G2的变化，因此，这种放大器具有短的响应时间，然而，它也有一个有害的比较高的输入偏移电压，当于用放大ECL信号时特别值得注意。当差分放大器的增益增大时，输入偏移电压通常就减小。然而，在增益增大时，当放大器在输出缓冲器中反馈时，在放大器的输入端上对一个阶梯信号变化的响应表现出更甚的尖峰。特别是，当电路用作放大的数字信号（ECL）时，在实践中往往是不希望的。

本发明的目的之一是提供一种晶体管电路。其中，放大器不超过现有差分放大器的响应时间，然而其中反馈晶体管电路的阶梯响应显示不出来或者基本上没有尖峰。并且差分放大器的输入偏移电压也更低。

为达此目的，按照本发明的晶体管电路，其特征在于它还包括一个第二差分放大器，它的第一和第二输入端分别耦合到第一和第二输出端，所说的第二差分放大器的输出端耦合到用于施加共模电流到第一和第二输出端并泄放来自第一和第二输出端的共模电流的可控导流装置（controllable    current    conductor    means）。

根据本发明的晶体管电路，它显现出的优点在于第二差分放大器放大第一差分放大器输出端上的偏移电压，并经过输出端驱动可控导流装置，因此，施加共模电流至第一及第二输出端或者从第一和第二输出端泄放共模电流将降低第一差分放大器输出端的偏移电压。结果，当差分放大器的输出反馈到它的输入时，第一差分放大器的偏移电压也减少，例如，在一个逻辑输出缓冲器中包含那种差分放大器。然而，在反馈晶体管电路里的阶梯响应没有或者很难有任何尖峰发生，因为对于第一个差分放大器来说可以选择低的增益，偏移电压与第一差分放大器的增益不再有联系。

按照本发明的晶体管电路的一个最佳实施例，其特征在于：在第一和第二输出端上信号变化对第一差分放大器输入信号变化反应的第一响应时间比在第二差分放大器输出端上信号变化对在第一和第二输出端上信号变化反应的第二响应时间要短。结果，在不同的输入信号变化的情况下，在第一差分放大器输出端的偏移电压将通过一定延迟才被第二差分放大器放大，因此，只是在该延时之后，导流装置才减小偏移电压。在反馈情况下，这可以防止晶体管电路出现不希望的特性以及防止不希望的振荡。

根据本发明的晶体管电路是一个能减小偏移电压的电路，象这样的电路也可成功地应用到模拟电路里，然而，在下面，仅仅作为 例子来描述将根据本发明的晶体管电路应用在一逻辑输出缓冲器中。

下面将参考附图对本发明详细加以描述：

图1表示一个已知的包括一个差分放大器的逻辑输出缓冲器。

图2A表示按本发明的包括一个晶体管电路的逻辑输出缓冲器的实施例。

图2B表示按本发明的包括一个晶体管电路的逻辑输出缓冲器的另一个实施例。

图3表示说明图2中晶体管电路里产生的若干信号变化的电压/时间曲线图。

图4表示按本发明的包括一个晶体管电路的输出缓冲器的最佳的实施例。以及

图5表示按本发明的包括一个晶体管电路的一个输出缓冲器的另一个实施例。

图1表示一个逻辑输出缓冲器。该输出缓冲器包括一个已知的差分放大器1和PMOS晶体管P₁，差分放大器1的输出连接到晶体管P₁的栅极上，晶体管P₁的源极连接到第一电源端U₁上，晶体管P₁的漏极连接到输出端4上并返回来耦合到差分放大器1的同相输入端3上，差分放大器1的反相输入端2接收从电压端U₃或U₄产生的输入信号。输出端4和电源端U₅（例如在ECL线路中为-2V）之间连接一个负载阻抗Z₀。