[发明专利]具有高导电字线的两个方形存储单元

说明书

本发明涉及集成半导体存储电路，并更具体地涉及一种具有十分高存储单元密度的存储电路，其中每一存储单元运用一种将信息的一个二进位数存储在一条槽或沟内的装置，槽或沟形成在一块半导体衬底内。

集成半导体存储电路，特别是存储单元主要含有一个存储电容器和一个开关的那些存储电路已达到了很高的存储单元密度。在由R.H.丹拿特(Dennard)于1967年7月14日申请的，与本申请有着同一受让人的第3,387,286号美国专利中，描述了用以提制小动态存储单元的最简单的电路中的一种电路。每一存储单元运用一个存储电容器和一个场效应晶体管。场效应晶体管起开关作用，以便有选择地将电容器连接到一根位/感测(btt/senss)线。

还有，在由都是在1973年1月2日申请的、与本申请有着同一受让人的、W·M·斯密思(Smith)的第3,811,076号以及R·R·加纳切(Garnache)和W·M·斯密思的第3,841,926号美国专利中，披露了一种在本文前面标作为丹拿特专利中所述类型的单个器件场效应晶体管存储单元，利用一层掺杂了的多晶硅和一个在P型电导率半导体衬底中的N⁺扩散区，N⁺扩散区由设置在半导体衬底表面的电介质来与衬底隔离，以形成一个存储单元的电容器。多晶硅层越过存储电容器而扩展，在多晶硅层上加一负偏压或固定负电位来屏蔽相邻存储单元之间的场。存储电容器的N⁺扩散区是这样形成的，即在半导体衬底表面设置一掺杂了的扇形(Segment)绝缘层，再将掺杂物向外扩散入衬底内。

虽然本文前述存储单元的确提供了具有平面或二维排列的高密度的存储单元的存储器，可是每一存储单元的确需要半导体衬底表面的大的给定面积。为了降低每一存储单元给定表面积的尺寸，已做出这样一种结构，即半导体器件或单元以三维排列的方式来形成。在由R·R·加纳切(Garnache)和D·M·开尼(Kenney)于1979年12月17日申请的与本申请有着相同受让人的第4,295,924号美国专利中，披露了一种设置在一条槽或沟道内的半导体器件，直接在沟道壁上或在一支撑的绝缘层上形成一自对准的导电层来作为器件的一个元件。在由D·R·汤姆斯(Thomas)于1980年1月30日申请的与本申请有着同一受让人的第4,335,450号美国专利中描述了一种存储单元，这种存储单元的一个晶体管设置在槽或沟道的一侧壁上，面存储结点设置在晶体管之下。还有，在1980年11月28日申请的第4,327,476号美国专利中，描述了一种垂直的存储单元，这种存储单元具有在一个阱或一条沟道中的存储电容器。

此外，在由I·T·何(H_o)和J·拉爱斯门(Riseman)于1980年3月30日申请的与本申请有着相同受让人的第4,462,040号美国专利中，披露了一种单个器件的动态随机存取存储器，这种存储器利用一条具有垂直侧壁的沟道，沟道内设有存储电容器和转移器件，以及在1979年10月29日申请的第4,271,418号美国专利，和在1977年6月6日申请的第4,225,945号美国专利，和在由D·M·开尼(Kenney )于1985年10月31日申请的，有者相同受让人的系列号为793,401的美国专利申请(现第4,785,337号美国专利)，和由C·G·詹姆伯脱格(Jambotker)发表在1984年7月国际商用机器公司技术公开(IBM Technical DisclosureBulletin)第27卷第2期第1313至1320页的文章中，给出了一种形成于一条西槽或沟道中的单个器件的存储单元，存储结点位于沟道底部，位/感测线位于此结构的顶部，而转移器件位于沟道侧壁。

在由B·F·菲茨克拉尔特(Fitzgerald)，K·Y·恩古延(Nguyen)和S·V·恩古延(Nguyen)于1986年5月2日申请的、系列号为858,787的有着共同受让人的美国专利申请(现第4,811,067号美国专利)中，描述了一种动态存储单元，其中开关器件位于沟道底部，沿着沟道相对的侧壁形成有存储电容器和位/感测线。

在1985年3月21日申请的第4,673,962号美国专利中，披露了一种存储器结构，其中，在半导体衬底上形成有一对存储单元，每一存储单元具有一个位于沟道侧壁上的、与另一存储单元相对的多晶硅存储结点。