[发明专利]集成电路的再生供电电路

说明书

本发明涉及一种半导体器件，特别是为集成电路提供的一种再生供电电路。

现有技术中，带有clock时钟输入端子的CMOS集成电路，所接收的用来操作CMOS集成电路的clock（或clock）时钟信号源以及为支持CMOS集成电路正确接受操作的电源电压V_DD和Vss是由外部输入的。当外供源（clock、V_DD、Vss）与CMOS集成电路相距较远的距离时，需用三根相应长度的导线分别将外供源与CMOS集成电路的三个输入端子（V_DD、Vss、clock）相连接。上述这种供电法耗费材料，（即传输导线）。造价比较高。

本发明的目的在于提供一种集成电路的再生供电电路，它比现有技术省略一根连接导线以及在特定条件下省略电源电压V_DD，并仍能保证CMOS集成电路正常工作。

本发明的任务是这样实现的：一种集成电路的再生供电电路，包括带有clock输入端子的CMOS集成电路和维持逻辑操作的外供源，其特殊之处在于交直流外供源的二根传输导线的输出端连接有积分电路和耦合电路，由积分电路和耦合电路从外供源中分离出直流电压V_DD和时钟信号clock分别供给CMOS集成电路中相对应的输入端子，输入端子Vss则与其中一根导线输出端直接相连;或者交流外供源的二根传输导线的输出端直接与CMOS集成电路的二个输端子clock、Vss相连接，同时在二根传输导线的输出端跨接有检波电路，由检波电路从外供源的时钟脉冲波形中检取出来的直流电压V′_DD作为再生的直流电压V_DD供给CMOS集成电路。

上述积分电路是由将脉冲信号隔离的电阻R₁和电容C₁串联构成。耦合电路由将直流信号隔离的电容C₂构成。检波电路由二极管D和电容C₃串联构成。

本发明与现有技术不同之处在于带有clock时钟输入端子的CMOS集成电路，其外供源与CMOS之间的连接只使用二根导线来完成。当CMOS集成电路中的Vss端子不视为O时，外供源则由clock时钟信号、直流电压V_DD、Vss串联构成。外供源传输导线的输出端与CMOS集成电路之间连接有可分别将外供源交、直流信号分离的积分电路和耦合电路。当CMOS集成电路中的Vss端子视为0时，外供源则只由clock时钟信号源构成，外供源的两根传输导线的输出端跨接有检波电路，由它从时钟脉冲波形中检取出来的直流电压V′_DD作为CMOS集成电路的电源电压V。

本发明所述的CMOS集成电路的再生供电电路，适合于外供源与集成电路相距较远时应用，它用简单的电路取代了外供源的一根连接导线以及在CMOS集成电路中的Vss端子视为0时可省略直流电压V_DD。此方法在某些应用场合中便会明显突出其结构简单、性能可靠、成本低的特点。对远距离供电提供了一种简单易行的方法。

附图的图面说明：

图1为本发明的电路原理图。

图2为本发明CMOS集成电路中Vss端子视为0时的电路原理图。

图3为检波电路原理图。

图4为图3中检波电容充电曲线示意图。

图5为CMOS4000系列的再生供电法的电路原理图。

下面结合附图作进一步详述：

下述方法可在外供源与CMOS集成电路相对较远距离时应用。

如图1，此电路原理应用在CMOS集成电路的输入端子Vss不视为0时的场合。外供源由clock时钟信号、直流电压V_DD、Vss串联构成，GNO为参考点，在外供源两根传输导线a、b的输出端连接有积分电路，由电阻R₁、电容C₁构成，由于CMOS器件具有极低的功耗和对电源供电中存在的峰至峰纹波电压极高的容忍限度，因此可通过积分电路将外供源中的脉冲交流信号分隔，直流信号则加在CMOS集成电路的V_DD输入端子上，COMS集成电路的clock输入端子与外供源传输导线a之间设有耦合电路，它由电容C₂构成，将直流信号隔离，方波脉冲信号经电容c₂加在clock端子上。传输导线b的输出端与CMOS集成电路的Vss输入端相连接。