[发明专利]具有把组块脉冲式操作转换为流水线操作装置的数据处理系统

说明书

本发明涉及数据处理系统，详细说，涉及的数据处理系统，其中以组块脉冲方式（burst    mode）操作的微处理器可用于被主要设计成以流水线方式操作的系统中。

IBM个人系统/2，型号70386，机器号为8570-A21是人们熟知的32位个人计算机，可以在市场买到，使用了英特公司的80386微处理器。这样的计算机具有相当高的性能至少在一定程度上利用这样的设计，数据可以以流水线方式通过总线传送。众所周知，计算机的操作是周期性的，时钟把操作化分为时钟或机器周期，而在机器周期内，各种操作按一定时序进行。例如为了在存储器和微处理器之间传送数据，在运行周期中，首先在总线上装入用于数据读写的存储器地址，在紧跟其后很短的下一个周期内，数据被装在总线上。当连续的数据单元被传送时，使用非流水线传送方式，在此传送方式下，在连续的周期里顺续地传送地址和数据单元，没有任何重叠传送。在流水线操作方式下，数据单元在连续的机器周期里而不是在间隔的周期被传送，后续数据单元的地址在前期数据传送时被装在总线上。最近，英特公司提供了一种新型商业化的32位微处理器，即80486微处理器。这种微处理器包括一个中央处理器（CPU），一个高速缓冲存储器，一个浮点器，一个存储管理器，上述四种器件组成了一个芯片即80486。相比较，前文中所提到的个人计算机，上述器件中的后三种是分离的。

80486微处理器在组块脉冲方式和非组块脉冲方式下都可以运行，在非组块脉冲方式下，数据以每两个时钟周期存储一个数据单元的最大速度选通介于微处理器和存储控制器之间的总线上，这个数据单元包含32比特的信息（4个字节）。在一个组块脉冲周期内，可以从系统、存储器里一连续数据流或数据包中取出16字节的信息，要求在四个连续的时钟周期里有四个双字节（32比特-4字节）被选通到总线上。因此组块脉冲周期，在周期开始之时使用唯一的地址选通，提供四次存取，每次存取32比特，并可产生四次存储器存取的可予定的顺序。对组块周期来说，有两个主要优点。首先，它允许系统存储器接口观察每次16比特的唯一的按照予定顺序的地址选通。因此可能消除了分离周期进入存储器选通四个双字符中的每一个所需要的时间。第二，组块周期为微处理器提供了填充在芯片上的高速缓冲存储器的简便方法。这样的高速缓冲存储器有16字节的行尺寸，并且，组块周期可以一次填充高速缓冲存储器要求的一行16字节。

可以提出这样的目标即把使用80386微处理器的个人计算机改为使用80486微处理器的具有较高性能的个人计算机，但有一个问题就是，由于80486微处理器不支持流水线方式的操作，并且现存的存储器接口不能有效的工作，因此限制了系统性能的发挥。本发明解决了上面涉及的在计算机中如何使用新的微处理器替代旧的微处理器方面存在的问题，从而使个人计算机在不改变外部硬件的情况下，完成高的性能操作。

本发明的目标之一是提供这样一种计算机其总线系统可以以流水线方式运行，同时这样的计算机使用的微处理器也支持组块脉冲操作方式。另一个目标是提供一种计算机使其使用的微处理器可以以组块 脉冲方式运行，同时把组块脉冲方式的操作转换为流水线方式，使现存储器接口逻辑不发生变化。

简单地说，上面论及的方法和本发明的其它目标是提供在微处理器、存储器逻辑和总线系统间辅助的逻辑连接，它的逻辑功能从微处理器来看，是把组块脉冲方式转换为从存储器逻辑来看的流水线方式。

附图：

从下面的与图示相联系的说明来看，本发明的其它目标和优势是显而易见的。

图1表示本发明个人计算机图解框图。

图2是理解用于图1所示的本发明的可编程阵列逻辑示意图。

图3是说明本发明运行过程信号时序图。

现在参考图示，首先看图1，个人计算机10包括一个微处理器12，通过总线16与转换逻辑相连。微处理器12为80486微处理器，可以在英特公司买到，并在1989年4月、顺序号为2440-001，名为“微处理器i486技术手册”的出版物上有所说明。下面将要更详细的说明转换逻辑14，并说明它的通常功能是把由微处理12产生的组块脉冲方式的操作转化成对系统其余部分来说为流水线方式的操作。微处理器12包括一个芯片上的中央处理器11和一个高速缓冲存储器13。现在要说明的其它元件与上面提到的170386型个人计算机的对应元件是相同的，所以仅对理解本发明操作有用的功能和操作加以说明。转换逻辑14，通过总线17连结到缓冲器18，而缓冲器通过总线22与存储控制器20相连，随机存取存储器（RAM）24通过总线26与存储控制器20相连。存储器24是作为系统存储器。