[发明专利]保证选通脉冲间隔定时的装置和方法

说明书

本发明一般涉及计算机系统的设计，特别涉及中央处理单元与如输入/输出和存储装置等外围设备之间的接口。

典型地，在一计算机系统中，中央处理单元如微处理器（MPU）同一外围设备之间的通讯与数据传输周期有关。在一个MPU与一外设的接口中，定时是首先要考虑的重要问题。两个典型的关键定时参数是读和写的存取时间。这两个时间是内地址译码器在存储中寻找正确的字节所需的时间。为适应这些存取时间，已知的做法是产生标准传输周期的等待状态部分。还有通常在MPU和外设之间使用一种交换协议，在传输周期内插入附加等待状态，以保证特定的外设可采用所需的存取时间。为此目的，大多数MPU包括READY输入，在非触发状态，READY输入给一个传输周期增加等待状态，有些其数目可达预设的相邻状态的最大值。

当然，另外一些定时参数同传输周期内MPU与外设之间的数据传输也有关系。但是，传统观点认为这些定时参数在很大程度上已经不需要给予特殊的关注，因为它们与传输周期的标准时间周期不是同一数量级的。所以，已经没有必要对这些参数的紊乱加以预防。

然而，仍然存在着一些特殊情况，外设的特征在于其定时参数与传输周期为同一数量级。例如，IBM个人系统/2    50型、60型或80型（IBM    Personal    System/2    model    50，60    or    80）的视频子系统中，数-模转换器（DAC）包含一个彩色查寻表（CLUT），它允许在数模转换执行之前，8比特象素值转换为6比特红、绿、兰成分，从而也允许显示超出256K的多达256种的彩色。CLUT能够通过执行对某些输入/输出（I/O）地址的写和读命令而被写入MUP或从MPU中读出。视频DAC的定时参数之一可设置一个时间极限，这个极限是指在前一个读或写选通信号的后沿之后，相隔多长时间产生读或写选通信号的前沿。这一定时参数与象素流和系统时钟之间的异步关系有关。为了保证在一个读或写命令期间象素流不被打断，定时参数要求在一个信号的后沿和下一个信号的前沿之间最小间隔须长达6个象素或点的时钟（如480毫微秒）。

随着速度越来越快的微处理器的发展，指令和传输周期时间也令人难以置信地缩短。随着微处理器速度的提高，除非在相邻传输周期之间插入软件延迟以外，外设诸如前述的视频DAC的定时参数已不适用。但是，当机器速度继续提高、操作系统变得更加高级时，这些软件延迟也不再会是有效的了。

本发明的首要目的是，保证现有的软件和新的硬件系统的兼容性，这些新的硬件系统的运行速度大大高于使用原来设计软件时用的硬件的系统时钟。本发明有关的目的还在于，提供一种计算机系统，它能够在不需要考虑中央处理器（CPU）和外设的有关速度的情况下进行编程。

本发明的另一个目的在于，允许计算机系统内的CPU在其最高速度下运行，而同时保证该CPU与较低速的外设之间的可靠的通讯。

本发明更详细的目的在于，在CPU和外设之间选择最佳的通讯速度，而不会扰乱外设的定时参数（如命令预充电时间the    Command    Precharge    time）。本发明有关的详细目的还在于，在计算机系统中提供一种装置，它仅在需要的时候减慢CPU的指令周期，以防止外设中的定时参数紊乱。

本发明另一详细目的在于，有选择地延长CPU的标准指令周期，而对于低速CPU或已编制了延迟程序的软件则不强制进行。

根据前述目的，本发明在具有至少一个从中央处理器（CPU）中接收信号的输入端的设备中，提供一种不依赖于CPU的装置和方法，对送至该外设输入端的信号整形，使得两个相邻信号之间总是被一个预定时间间隔所分离。通过对信号的分隔，在第一个信号处理完成之前，将不接收第二个信号，从而保证该外设的特性参数不被到达该外设输入端的相邻信号的产生所扰乱。通过对输入信号整形，在预定时间间隔内，CPU为该外设产生的第二个信号被有效地延迟，并且仅在预定时间间隔期满后才为外设所接收。为了计算第二信号的延迟接收，本装置还提供了在预定时间间隔内探测由CPU传输给外设的信号的功能，并对其响应，产生一个供CPU命令它延长与第二信号有关的指令或传输周期的信号，以与外设的信号的延迟接收相适应。在上述方法中，CPU仅仅在可能导致外设出现未知条件的情况（即相邻信号太近）发生时，才降低速度。

较佳地，本发明的装置和方法对与第二信号有关的指令和传输周期的延长量大约等于外设接收该信号的延迟量。在这一方面，由于这种延迟相对于系统时钟是非同步的，所以这种延长的周期也是非同步的。