[发明专利]用于避免CPU不致于因总线占有而封锁的延迟逻辑

权利要求书

1、一种计算机系统，它包括：一个主处理器，它从终止输入端接收终止信号，用来把主处理器触发成不活动状态；判优逻辑电路，它响应接到的总线请求信号并根据预定的主装置优先权级别，用装置选择信号把对主数据总线的访问指定给多个主装置中的一个，其中主处理器预先被定为缺省优先权级，并且当接到高优先权总线请求信号时，它可以被一个来自判优逻辑电路的终止信号设置成脱离主数据总线的状态，所述系统的特征在于一个占用延迟电路，该电路包括：

检测逻辑电路，它响应来自判优逻辑电路的把主数据总线分配给主处理器的装置选择信号，产生一个主处理器选择信号；

信号延迟电路，它响应主处理器选择信号，并被连接在判优逻辑电路终止输入端之间，用来延迟任何终止信号，从而建立一个最小周期，在此期间，主处理器保持与数据总线的联接。

2、权利要求1的计算机系统，其特征在于信号延迟逻辑电路包括一个定时器，它接收主处理器选择信号，并相应产生一个规定预定延迟周期的延迟信号，还包括一个接收延迟信号的逻辑装置，它在延迟期间阻止终止信号到达终止输入端。