[发明专利]用于产生时钟脉冲序列的电路

说明书

本发明基于一种用作产生时钟脉冲序列的电路。

这种时钟脉冲序列在较大的数字系统中，被用作同时控制诸如模—数转换器、数—模转换器、解码器、存储器之类工作所必需的系统时钟。时钟脉冲序列可以利用具有门限特性的触发器从输入信号产生。在实际应用中，如果信号是经由例如传输通道或磁带记录设备提供时输入信号可能具有很大的幅度起落。倘若输入信号的幅度进入到用于产生时钟脉冲序列的触发器电路的阈值范围，那么持续时间很短(只有几毫微秒(ns))的短脉冲就会出现在时钟脉冲序列内。但是，为了确保对系统的完全控制，数字电路要求控制脉冲有一最小脉宽。当低于这一最小脉宽要求时，受控各电路就不再工作或产生错误。此外，由于边缘持续时间的有限，幅度的减少也可引起非常小的脉冲宽度。

本发明的目的在于发展一种文中描述的电路，即使输入的是幅度变化的同步信号，该电路产生的时钟脉冲序列中也不会出现脉宽太小的短脉冲。

本发明基于以下知识。如果输入信号的最大幅度实际上与触发器电路的阈值重合，也有产生短脉冲的危险。这是由于事实上输入信号的幅度上升沿和幅度下降落沿会偶尔重合地达到触发器的阈值。通过本发明所阐述的具有滞后特性的触发器电路，对应上升的输入信号和下落的输入信号，分别有两个不同大小的阈值起作用，这样就排除了上升电压与降落电压同时到达阈值的情况。不论各输入信号实际幅度如何都是这样。因为输入信号永远不可能同时到达两个各不相同的阈值，这就保证了根据输入信号的幅度，按所期望的方式，要么绝对地不产生脉冲输出，要么生成一个具有足够持续时间的脉冲，该持续时间决定于两个阈值之差。

因此，使用本发明可以以一种技术上简单的电路防止不需要的短脉冲的出现。从具有滞后特性的触发器得到的电压最好与从不具有滞后特性的触发器得到的电压结合。在本发明的电中，实际上能做到绝对不生成脉冲，而不是生成不需要的短脉冲。即使在最坏的情况下，也只是暂时减慢了系统的工作速度，却避免了持续时间过于短暂的脉冲可能造成的干扰。

本发明以附图形式表示，其中：

图1以脉冲图表示的电路功能；

图2实施例一的电路框图；

图3实施例二的电路框图；

图4，图3实施例的脉冲图。

在图1和图2的输入端，有一幅度起落的输入信号Ue，由此要产生出一个幅度稳定的而没有暂短电压尖峰形式的钟脉冲信号。Ue送入比较器2的一个输入端，在它的另一输入端是参考电压Ref，其值为Sm。比较器2构成一个门限电路，它以同样的阈值对Ue的上升和下降作出响应。所以只要Ue值大于Sm，输出电压U2的值就为“1”。这时如果减小输入信号幅度，使Ue的最大值接近Sm，就可能有同时从两个方向超过阈值和降离阈值的情况发生，由此而产生非常窄的脉冲S。这种脉冲由于持续时间过于短促，不足以保证对数字电路的可靠触发，是应该加以避免的。除此之外，Ue还送到比较器1，这个比较器有一个通过电阻R构成的负反馈。比较器1和2响应阈值的改变通过调整由输出端到一个输入端的电阻构成的反馈而实现。在图2中，这一反馈因作用于比较器1的负输入端而表现为负反馈。通过R的负反馈使得比较器1以较高的阈值So响应上升电压，而以一较低的阈值Su响应降落电压，输出电压U1。当输入电压Ue＝Sm时，由于没有达到阈值So，所以干扰脉冲S不会出现在U1中。因此，电压U1可被用作没有干扰脉冲S的时钟脉冲序列，或被用来产生这样一种时钟脉冲序列。电压U1和U2送入异—或门3后输出电压U3，U3被送到由脉冲沿触发的D-触发器4的时钟信号输入端，其输出端Q又与它的复位输入端D相接。这个触发器用作分频器，它的输出电压U4中不再含有干扰短脉冲S，可作为数字系统的一种时钟脉冲序列。

因此，如图1所示，图2电路产生的系统时钟脉冲的频率减半。在有些情况下，减半的频率不会引起干扰，但在另外一些情况下是不合需要的。图3给出了另一个实施例，可以避开时钟频率减半的问题。系统时钟减半的不足之处在于使电路的工作速度相应减慢。

图3所示电路的功能可由图4的脉冲图加以说明。输入端的电容器10抑制了直流分量和较低频率的干扰。其后的RC模块11抑制了尖峰脉冲(干扰尖峰)，并可圆滑方波型输入信号的边沿特性。输出电压为U1的比较器1以前面讨论过的滞后方式(其特性由电位器P加以调整)工作，输出电压为U2的比较器2没有滞后特性。信号U1、U2的瞬时交合是通过改变比较器1和比较器2的开关阈值实现的。触发器6和8对信号U1、U2作出响应，输出分别为U5和U6。当U2为“低”时U5的值为“高”，U1为“高”时U5为“低”；而对U6则有，U2为“高”时值为“高”，U1为“低”时值为“低”。若比较器1和2中有一个不再开关工作，则触发器6和8也被关闭，从而不再输出电压U5、U6。“或”逻辑元9将脉冲电压U5和U6联系在一起，其输出再经触发器4作频率减半，得到输出信号U8。U8只对来自无滞后比较器2的输出信号U2作出响应，这是由于U7的正沿总是由U2提供的。图3中的RC模块11还具有下面的额外作用：如果送入比较器1输入端的输入信号有很陡的上升沿和下降沿，则比较器1和比较器2的响应阈值相重，所以有必要延缓一下比较器1输入端的信号，在就是说，通过电容器故意平缓一下这个信号的上跳与下跳沿，人为地造出类似于图1所示的三角波形或正弦波形。