[实用新型]电视台标时间迭加器

权利要求书

1、一种由机箱以及安装在机箱内的外来视频同步分离电路与外来视频同步分离电路相接的程序处理器电路、与程序处理器电路相接的外来校时与判断接口电路和逻辑开关电路和输出寄存器电路、与输出寄存器电路相接最后输出台标时间迭加信号的迭加继电器电路所构成的电视台标时间迭加器，其特征在于所说的程序处理器电路由CPU微处理器、与CPU微处理器相连的只读存器和读写存储器以及与上述电路相连的六非门、计数器、或门、与非门等逻辑电路所构成。

2、按照权力要求1所述的电视台标时间迭加器，其特征在于所说的外来校时与判断信号接口电路由将外接标准钟时间信号输入的双单稳触发器、与双单稳触发器相连的数据选择器，与数据选择器相连的移位寄存器，与移位寄存器相连的能输入数据以调整内钟和确定显示时间的数据缓冲器等逻辑电路所构成。

3、按照权利要求1或2所述的电视台标时间迭加器，其特征在于所说的逻辑开关电路由四D锁存器和提供唯一一条显示缓冲区硬件地址线的三态门构成，输出寄存器电路由八位移位寄存器和通向微处理器刷新信号线的非门构成。

4、按照权利要求1或2所述的电视台标时间迭加器，其特征在于所说的程序处理器可以使用内存为16K，以适应多功能显示的只读存储器。

5、按照权利要求1或2所述的电视台标迭加器，其特征在于所述的迭加继电器电路中含有断电时能跨接输入输出视频信号的继电器。