[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体集成电路，特别涉及具有改进的电极结构的半导体器件及其制造方法。

近年来，为制备高集成度的半导体电路器件，已要求开发微细加工的实用的半导体功能元件，诸如其栅长在亚微米量级的MOS晶体管。更具体地说，对其栅长为0.8μm的MOS晶体管，元件所占有的面积大约为20μm²，其结构适合于较高的集成度。

然而，即使半导体功能元件可以更精细地加工以实现更高的集成度，也难于在保持高成品率的同时，又能得到所期望的好的特性。这一点在现有技术中已被考虑为有关半导体功能元件构成的问题。也就是说，人们已深刻地认识到：如何能稳定且可重复地制备动作性能良好的元件是改进成品率的关键。

本发明者通过对元件结构或元件形成工艺的深入研究已经发现，通过构成具有一巧妙构思的电极结构，可大大提高成品率使其性能在很大程度上得以改善。

图11A、11B和11C是解释上述现有技术实例MOSFET结构的示意图，分别为透视图、顶视和面图。

在n型半导体衬底1上形成p型阱，在阱内形成具有一定间隔的n⁺型源、漏区3、4。在这样的半导体衬底上，形成绝缘膜8，再在对应于源、漏的部位用腐蚀法分别形成接触孔CH。另外，在源和漏之间，设置一个栅电极5。

在接触孔CH内和在绝缘膜8部分上，如图所示，用淀积法形成图形，形成将成为源、漏电极的Al和源漏电极布线。

这里，请注意接触孔内的Al电极，它的结构即将描述。

接触孔CH为长方形开口，其短边长度为w，其长边长度为l，随腐蚀用的掩模形状而定，其深度对应于源、漏区3、4上面的绝缘膜的厚度。

在这种现有技术的结构中，鉴于在边缘部位台阶的覆盖范围，或掩模的滑移量，通常的代表值：对M是0.5～1.0μm;对N是0.5～1.0μm;对开口的W是0.5～1.0μm;对l是0.5～数μm;对h是0.5～0.8μm。

不管怎样，在具有如前所述实例的现有技术的电极结构的半导体器件中，即使栅长按微细构形可制成小到亚微米量级（0.1μm量级），那么把M能做成小至1μm，已是最小的啦。由于台阶的覆盖范围和掩模的滑移，试图把它做得比这更小，其半导体的成品率将变得非常低。

这样，根据本发明者的研究结果，发现成为提高半导体器件速度的原因，如制做得更精细或对应于此目的的大电流驱动等具有明显效果的诸多因素之一是上述控制电极和主电极之间的距离，这一点应被改进，而且其它寄生电容和寄生电阻也应被减小。

作为一个仅仅在M的观点上被改进了的晶体管，图12所示是一种SST（超自对准晶体管）的结构。

这里，包括掺硼（B）多晶硅的基极1120和包括掺砷（As）多晶硅的发射极是相互贴近构成的。然而，因为电极是由多晶硅构成的，电极与基极连线1122之间的接触部分必须在配置上与基区1114分开，待解决的技术课题牵涉到，基极电阻的增加和综合精细结构制作上的难度。

在此图中，1111是半导体衬底，1112是n⁺集电极埋层，1113是n^-集电区层，1114是P型基区层，1115是P⁺基极层，1116是n⁺发射区层，1117是n⁺集电极层，1118是n⁺层，1119是多晶硅集电区电极，1120是多晶硅基区电极，1121是多晶硅发射区电极，1122是Al基极连线，1123是Al集电极连线，1130是场绝缘膜，而1131，1132，1133都是绝缘膜。

为了解决如上所述的技术课题，本发明已经达到目的，为精细制作的並还有高速驱动能力的半导体元件提供一种电极，提供具有所说的电极的半导体器件及其制作工艺方法。

本发明的另一个目的是为甚至在微细工艺时也能有高成品率，还适于高速驱动和大电流驱动的半导体元件提供一种电极。

本发明的再一个目的是提供一种甚至在高度集成时也能有高生产率，並也减少了电极间的寄生电容和电阻的半导体器件。

本发明的又一个目的是提供制备一种半导体器件的工艺方法，该方法适于提供如上所说的半导体器件，而且成本也低。