[发明专利]直接或交叉存储器存取用的存储器控制器

说明书

本发明涉及数据处理的技术领域，更具体地说，涉及一种具有既支持动态读/写存储器的直接存取也支持对该存储器的交叉存取的存储器控制器的数据处理系统。

个人计算机通常采用编址或选择的动态存储器读/写芯片，作为实际存储体，这些芯片排列成单列的存储器模块（SIMM）。用行地址选通（RAS）信号选择存储器的实际存储体。在具有例如16个存储体的系统中就需要有16个特定的RAS线。廉价的高性能存储器系统是为使其在直接存取方式下工作而设计的，在直接存取方式下，每次只有一个RAS线起作用。相反，高价的高性能存储器系统则设计得使其存储器数据通路较宽，而且在交叉存取方式下工作，因而两个RAS线路是为两个存储器体的交叉存取而同时起作用的。

一般说来，存储器制控器是连接在存储器与微处理器、直接存储器存取（DMA）控制器和其它访问该存储器的器件之间的。存储器控制器的其中一个功能是对待访问的存储单元的地址进行译码，并根据存取方式（直接和交叉存取）产生适当的RAS选择信号以触发适当存储器的存储体，在直接存取方式下，存储器控制器的每一个存储体只需要一个译码器，而在交叉存取方式下，控制器的每两个存储体只需要一个译码器，存储体成对配置。支持两种存取方式的存储器控制器必须要为两种存取方式提供译码手段。一般说来，这是用两套译码器进行的，一套对直接存取方式，每个存储体一个译码器，另一套对交叉存取方式，每一对存储体一个译码器。要选取适当的一套译码器需要有另外的译码逻辑电路。

本发明的一个目的是提供这样一种数据处理系统，该系统有一个动态存储器和一个存储器控制器，该控制器不仅支持直接存取的工作方式，而且也支持交叉存取的工作方式，控制器还设计得使其电路的数目少于上述讨论的现有技术所需要的数目。

本发明的另一个目的是提供一种这样的存储器控制器，该控制器可在直接取方式下工作，这时每个存储器的存储体需用一个译码器，也可在交叉存取方式下工作，这时只采用直接存取方式所用的译码器和一个简单的逻辑电路，该逻辑电路不需要另外象原先交叉存取方式所需用的译码器。

简单地说，之所以要以上述方式实现上述和其它目的是要提供这样一种存储器控制器，该控制器中各存储体译码器的输出可以被有选择地直接传送到有关存储器的存储体中，采取直接存取的工作方式，或配对并通过简单的逻辑电路传送，以便以交叉存取的方式同时访问两个存储体。

从下面结合附图进行的说明可以清楚了解本发明的其它目的和优点。附图中：

图1是在直接存取方式下工作的存储器存储体译码系统方框图;

图2是与图1类似的方框图，但示出了能以交叉存取方式工作的现有技术的系统;

图3是与图1和图2类似的方框图，但示出了能以直接存取方式或交叉存取方式工作的现有技术的系统;

图4是与图3类似的方框图，示出了对本发明进行改进的一个例子;

图5是采用本发明的一个数据处理系统的详细方框图;

图6则是图5所示存储器控制器的一部分的方框图。

图1-3示出了经本发明加以改进的那种现有技术存储器系统，图4则是说明本发明的对比方框图。参看图1。以下我们是就一个动态存储器系统110来说明本发明的，该系统有两个单列存储器模块（SIMM）贮存体112和114。每个SIMM有1兆的可编址的存储单元，位宽度为32位。就是说，每次存取进可传送32位或一个双字。两个有效的低态地址译码器116和118连接到地址总线120上。当所访问的存储单元在头1兆存储单元范围内时，译码器116产生有效的“存储体选择”输出信号，而当所访问的存储单元在1至2兆范围内时，译码器118会产生有效输出“存储体选择”信号。译码器116和118的输出线分别连接到定时电路126和128。其中一个对应于访问中的存储体的译码器116和118将根据出现在总线120上的地址产生有效“存储体选择”信号，传送到定时电路，定时电路于是产生包括RAS信号在内的适当操作信号，以访问所选取的存储体中所要访问的存储单元。这种存取工作方式叫做直接存取方式。

图2示出了用于交叉存取工作的同样存储器的存储体，其中各存储体组合使其提供64位宽的存储器数据通路。在此情况下，地址译码器130连接到总线120上，且在所访问的地址在0-2兆的范围内时将根据总线120上的地址产生有效的“存储器选择”信号。译码器130连接到定时逻辑电路126和128，且根据收到有效“存储体选择”信号和在线路129上的RAS定时信号的情况分别将RASO和RASI信号传送到存储体112和114。RAS定时信号控制各RASO和RASI脉冲的高/低定时过程。