[发明专利]同步电路

说明书

本发明涉及用以自视颊信号恢复或再生同步信号的电路领域，具体涉及数字式水平相位锁相环电路。

锁相环路用在电视接收机中，用以产生与一输入视颊信号的水平同步分量同步的本机水平同步信号。锁相环路通常都包括一个用以再生同步信号的压控振荡器、一个用以将再生同步信号的相位与输入信号比较并产生一个误差或校正信号的相位检测器，以及一个用以产生该振荡器用的控制电压的低通滤波器。数字式锁相环路中的相位检测器及振荡器均可由时钟驱动的计数器实施。该滤波器可由锁存器、累加器、求和电路以及乘法器的组合电路来实施。数字式锁相环路的精确度部分地取决于测量相位误差和控制该振荡器频率时的数字计算的分辨率。该分辨率又是驱动计数器的时钟频率以及执行可表示时钟周期分数的计算的数字电路(如果有的话)的容量的函数。一般而言，数字式锁相环路的复杂性为再生同步信号所需精确度的函数。

在某些应用中需要高的时钟频率和在时钟周期分数范围以内高的精确度。这会使由于追踪输入信号所用的较高分辨率在定时或相位上产生的颤动减至最小。在另一些应用中可要求较低的精确度，虽然使颤动减至最小仍保持为一项重要设计条件。在例如“画中画”的一些类型的视频显示器中，要采用可供辅助的或较小的插入画面用的全部视频信息可能不切实际。这里可能有太多的视颊信息而在可使用的较小面积中不适配。在这些情形中，视颊信息要被再取样。举例说吧，可使用视频信息仅为1/16而已。这就是说，使用较少的水平行，而且在每行上很少的信息被使用。这种再取样信息的显示在水平同步信号再生时可容许较低的精确度，并且对于这种情况，由一种有发明性的装置能够实施不太复杂数字式同步电路。即使如此，仍须将颤动减至最小。

同步电路可通过产生与一信号的两个局部周期(或脉冲部分)相对应的两个时距来重构或恢复同步信号。将这两个局部周期(或脉冲部分)合并，以构成再生信号。许多数字式同步系统都要调整每个时距的宽度，因而，调节每个局部周期(或脉冲部分)，以期达到最大的精确度。这种技术要求响应重构信号的每个周期的每个相位测量来调整两个时距(或局部周期)，因此，需要一个电路组，用以处理相位测量以及调整用来实施此种振荡器的计数器。

可极便于提供时钟速率的信号是以彩色副载波频率f_sc、尤其是以4×f_sc的频率为基础的。在4×f_sc时大约为14.3兆赫的910个时钟脉冲周期的时距与NTSC制的一个传统式视颊信号之水平同步分量的标称周期。

由各种有发明性的装置所揭示的同步电路均在一个时钟周期的再生同步信号中提供了低微颤动，并以一个时钟周期的精确度操作，其中的时钟速率方便地为4×f_sc。这种同步电路特别适合用于恢复再取样的视频信号中的水平同步信号，尽管该电路用于一个时钟周期的精确度足够的任何情况下。况且，即使那里的输入视颊的同步信号只由例如最高有效比特的单一比特所代表，但仍可达到该精确度。

因此，本发明的目的是提供响应输入脉冲源的同步脉冲发生器电路。

依据一个有发明性的装置，水平同步信号用两个局部周期(或脉冲部分)再生，但这两个局部周期(或脉冲部分)中只有一个是可调整的；而另一局部周期(或脉冲部分)则是恒定的。举例说吧，在NTSC制中，这个恒定的局部周期(或脉冲部分)由4×f_sc时的455个时钟周期的时距来设定的。这是一个水平同步信号标称周期的一半数值。

依据另一个有发明性的装置，相位测量是在对应于该视频信号同步分量的输入脉冲与每个再生同步脉冲中只有一个局部周期(或脉冲部分)之间进行。可调整的局部周期的后沿例如可为相位测量的定时沿。

每次相位测量均会产生周期校正值的计算，用以改变可调整局部周期(或脉冲部分)的时距。依据再一个有发明性的装置，与相位测量有关的周期校正值的每次计算均在恒定的局部周期(或脉冲部分)的终点后开始，并在可调整的局部周期(或脉冲部分)的终点处结束。所以，每个周期校正值均控制了与界定该局部周期(或脉冲部分)的可调整的时距紧跟的下一个时距。在这一方面应该理解，若无需周期校正，则适当的调节可以具有与前一个局部周期完全相同的宽度。虽然每个同步脉冲的一个局部周期均可调整，但不需要就每个连续同步脉冲都必要改变它。