[发明专利]模/数转换器的信号箱位电路

说明书

本发明涉及用以对施加在模/数转换器（ADC）上的交流信号中的直流分量予以箝位的电路。

当交流信号耦合在ADC上时，其平均值或直流分量必须建立在一预定电压电平上，以有效利用ADC的动态范围。此外，时常希望使多个信号多路复用到公用ADC的输入端上，而且希望确保上述多个信号的直流电平箝位在同一电平上。例如，在依数字方式单独处理已调制彩色分量信号的电视接收机中，必须确保该分量信号的平均值（例如，0）准确地建立，以避免使彩色误差引入再生的图像中。

典型的ADC输入箝位电路见述于美国专利US4，859，871中，在该电路中有一个比较器耦合于ADC的输出端上，向ADC输入端处的直流箝位电路提供箝位控制信号。当信号幅度应在一个已知的或预定电平上的时段期间，使该信号与一个固定的基准值相比较，以提供所希望的直流输入信号电平与实际的直流输入信号电平之间的差值测量。此差值的存在可使箝位电路在达成所希望电平的方向上调整实际的直流电平。在比较时段结束时，有效切断该直流调电路与输入信号通路的连接。此输入直流电平一直保持到下一次比较时段储存于输入信号电路通路内的电容器上为止。

已知的ADC箝位电路的比较电路往往都是相当复杂的。根据本发明，ADC输入箝位电路的比较电路可以取消。

箝位电路（用以调整与ADC交流耦合的一个信号的直流电压）包括直流电平调节电路，与ADC输入端相耦合，逻辑电路，响应由ADC提供的输出样品中的一个比特，向上述直流电平调节电路提供控制信号。

图  1示出包含有本发明在内的视频信处理电路一部分的方块图。

图  2示出用于图1电路中的各种时钟信号的定时图。

图  3示出体现本发明的箝位电路的原理图。

图  4和5分别示出为8比特二进制码及2补码值的比特型式表（局部）。

本发明将在视信处理系统环境中予以描述;但是，应该理解本发明并不局限于这种应用。

在图1中，由一个信号源（图中未画出）供应的三个模拟视频分量信号Y（亮度）U和V（色差信号）施加在各自相应的耦合电容器13，2和3上。Y信号经直流箝位器14施加在ADC  15上，直流箝位器14调节施加在ADC  15上的亮度信号的直流值。ADC  15产生代表该亮度信号的数字代码（例如，二进制数字代码），该数字代码施加在信号处理电路17上用以进行数字信号域中的随后处理。来自ADC  15的输出样值还耦合到比较器16上，此比较器检查每一水平消隐时段内的样值（例如，黑电平样值）和产生用以控制箝位电路14的信号。

U和Y色差信号经直流箝位电路4和5耦合到2比1模拟信号复用器6的各自相应输入端（1，0）上。复用器（MUX）6将U和V信号交替地耦合到ADC  7输入端上，此ADC向数字信号处理器9提供U和V信号交错的数字代码。

箝位电路4和5由ADC  7所提供数字样值中的最高有效位比特MSB控制。由于该信号系由复用器6时分复用，而用ADC  7提供交错的信号样值，因此箝位电路4和5必须响应于ADC  7的相对应的输出信号而予以适当定时或同步化。

信号产生器12提供适合的同步信号。兹假定水平行同步信号“F同步”和系统时钟信号施加在信号产生器12上。信号产生器12按传统方法产生三个信号FM，FB和ADC时钟。这三个信号在图2中示出其一部分。ADC时钟信号施加在ADC  7和15上用以控制信号转换的时刻。ADC时钟速率可为色度分量副载波频率的倍数。信号FM是复用器的器6的控制时钟，此信号在本实例中，系为信号ADC时钟速率的一半。当信号FM为高电平和低电平时，促使复用器将信号V和U分别耦合到ADC  7上。这样，由ADC  7所提供的相间的数字样值，与号U的样值相对应，而中间介入的数字样值与信号V的样值相对应。

由ADC  7提供的U和V样值的MSB分别耦合到箝位电路4和5上。此等MSB分别响应信号FM及其补码，是经由锁存器18和19从ADC  7可得到的交错的样值序列中抽取的。参阅图2，标注“I/O  ADC”的一排小方块部分地示出了施加在输入端上及来自ADC  7输出的样值序列。标注“U锁存”和“V锁存”的两排小方块列与来自锁存器18和19的U和V样值的MSB序列相对应。应该注意的是，返回施加在箝位电路上的MSB相对于由复用器当前所选取的信号样值在时间上延迟。兹假定该信号的电平在执行箝位的时段内基本上是恒定不变的，这样，在MSB信号路径上的这些反馈延迟是不重要的。