[发明专利]用户可组态逻辑器件的方法和装置

说明书

用户可组态逻辑器件是一种数字集成电路，其功能可由用户编制或改编。这种编制并不形成该器件制造过程中的一部分。在用户可组态逻辑器件中，利用一种称为“组态”（configuration）的过程来指定一个器件具有一种特定的功能，“组态”涉及到数字数据从某种型式的存储器传送到该器件内。“组态”数据限定了该器件内所具有的一些或全部的逻辑元件的逻辑功能，也限定了这些逻辑元件之间如何相互连接和该器件的外部连接。组态后，组态数据存储在该器件内的存储元件中。使用易失性存储元件，每当关电源时，将导致该器件丢失其限定的功能。因此，每当该器件恢复供电时必须进行“组态”。

根据本发明，在这里提供一种对用户可组态逻辑器件的装置进行组态的方法。所述的器件包括一个先导器件、一个或多个从属器件以及一个PROM。该方法包括将来自PROM的一种组态装入先导器件内的步骤，所述的组态包括到该先导器件的一个外部接口。

在这里还提供一种如上所述的、但包括下述步骤的方法，亦即包括通过接口把另一种组态向下装入各从属器件的步骤。

在这里还要提供一种用户可组态逻辑器件的装置，所述器件包括一个先导器件、一个或多个从属器件以及一个PROM，其中PROM被编程，以便对该装置组态，从而对先导器件提供外部接口。

现参照利用称为“逻辑单元阵列（LCA）”的一种特定形式的用户可组态逻辑器件的装置，以举例方式并结合以下附图来描述本发明，其中

图1  示出先有技术的组态单一逻辑单元阵列的过程示意图;

图2  示出先有技术的组态多个逻辑单元阵列的过程示意图;

图3  示出本发明的组态多个逻辑单元阵列的过程示意图。

先有技术的组态单一LCA的一种方法示于图1中。

一通上电源，LCA1就将LDC端的信号加到OE/CE端而自动地能使PROM2组态，并在AO至An端上产生所需的地址序列，在D7至D0线上的组态数据被续入LCA1。在组态完毕时，LCA1的“用户”i/o线（图中未画出）就承担已编程的功能。很多与组态有关的LCA1的i/o线也可具有“用户”功能，在组态完毕时，即可运行。线M2、M1和M0可用以在多种组态方式（例如这里描述的“主”方式和下文待述的“从”方式）之间进行选择。在关LCA组态方式的详细尽描述可参阅XILINX（商标名）可编程门阵列数据手册，1989年版从第2.14页开始。

借助于如图2所示的菊花链装置，根据存储在单一PROM中的组态数据可对多个LCA组态。

与PROM2相连接的LCA1被指定为“主”LCA，而且先被组态。来自PROM2的其它组态数据串行地从“主”LCA1的“DOUT”脚传送到连接成菊花链的多个“从”LCA3、4中的第一个。这个过程持续到该菊花链中最后一个“从”LCA4已被组态完毕时为止。该装置已在上述XILINX数据手册第2.20和2.21页详尽描述了，并且在其图23中示出。

本发明的LCA组态方法示于图3。这是上述菊花链装置的一种变型。所有的LCA11、12、13、14的组态数据再次存储在单一PROM15内。图3所示的“先导”LCA11在组态期间执行与图2中的“主”LCA1相同的功能。

在组态期间被装入LCA11的功能之一是VME总线接口16。来自个人计算机（PC）（图中未画出）的控制信息可以用作为经过VME总线接口16把另外的组态数据向下装入（down-loading）到“从”LCA12、13、14的装置。另外，来自PC的控制信息经过LCA11、12、13、14送到切换硬件（图中未画出）。重新组态的方法工作情况如下：

PC经过VME总线16指示先导LCA11向所有“从”LCA12、13、14提供一个复位信号。这使“从”LCA12、13、14呈现出好象它们刚通上电源那样。

PC然后开始把组态数据向下装入“从”LCA12、13、14中。

先导LCA11利用与用于初始通上电源的组态完全相同的菊花链装置把该数据传送到“从”LCA12、13、14。在进行这种传送时，先导LCA11有效地模拟它自己先前在通上电源的组态期间所执行的操作，但下述情况除外：

“从”LCA12、13、14的组态数据来自VME16而不是来自PROM15。

由于先导LCA11装有在重新组态过程中使用的VME接口功能，因而它不自行重新组态。

在执行模拟通电组态过程的LCA11之内的硬件是在通电组态期间起初从PROM15装入先导LCA11的全部功能的一部分。