[发明专利]键合在绝缘体上硅的减薄方法

说明书

本发明是一种绝缘体上硅（Silicon-On-Insulator缩写SOI）的减薄方法，属于SOI技术领域。

绝缘体上键合硅的技术是1985年IBM公司首先提出来的（J.B.Lasky，“Silicon-On-Insulator（SOI）by Bonding and Etch-Back”Proc.Internationl Electron Oevices Meeting，PP.684-687 Dec.1985，USA.）为了得到较薄的硅膜，他们在键合前采用重掺杂N⁺或P⁺硅上外延N^-或P^-硅材料，然后进行化学优向腐蚀。由于重掺杂P⁺或N⁺硅材料的晶格应变，使外延层质量较差。1988年Maszara等人提出了在N^-或P^-硅上通过扩散或离子注入技术形成较薄的重掺杂P⁺或N⁺硅，然后再进行外延N^-或P^-硅膜（I.P.Iaszara，“Bonding of Silicon-On-Insulator”，J.Appl.Phys，Vol.64，No.10，PP4943-4950.1988.）。这类技术得到的SOI材料质量仍是外延层的质量，而且仅适用于（100）衬底，不能满足制造各种高性能半导体器件的需要。

本发明的目的在于针对现有技术的不足，提供一种能获得高质量键合SOI硅膜的减薄方法。

本发明将键合好的SOI硅片先进行粗减薄，使SOI硅膜达到一定的厚度，例如采用磨片、抛光的方法使SOI硅膜厚度在20μm～60μm之间;然后采用集成电路标准工艺形成欧姆接触，例如采用Al-P⁺等结构;最后再进行阳极腐蚀，其特点是在阳极腐蚀时加上形成耗尽电压V_D，使硅膜正面形成耗尽层。阳极腐蚀可采用如下条件;腐蚀液采用浓度为1%～15%的稀释氢氟酸（HF）;阳极电压V_A为10V～30V;耗尽电压V_D最小应能形成耗尽层，最大不应使绝缘层（例SiO₂）击穿，例如取V_D为20V～40V;腐蚀时间为10～60分钟，腐蚀温度为10～40℃。腐蚀时可加搅拌，例如采用磁搅拌或鼓泡搅拌等。对于不需要腐蚀的部分，可采用HF不腐蚀的材料保护起来，例如采用黑蜡或黑胶膜密封。

本发明与现有技术相比，具有工艺简单、成本低廉等特点，不用外延工艺，所得硅膜质量是体硅的质量，用HF腐蚀对工艺线无污染，并且与衬底晶向无关。

图1为衬底与硅片氧化示意图;图2为衬底与硅片氧化后键合示意图;图3为只有硅片氧化（衬底不氧化）键合示意图;图4为键合片粗减薄示意图;图5为形成欧姆接触电极示意图;图6为键合片减薄示意图。

本发明可采用附图所示的方案实现。例如：如图1所示，衬底（1）和硅片（2）采用P型（100）硅片，掺杂浓度为1×10¹⁵cm^-3，硅片直径为3英寸，湿氧氧化的二氧化硅（Sio₂）（3）和（4）厚度为0.1μm，然后将氧化后的硅片与衬底在150℃温度下预键合1小时，再在1000℃湿度下键合2小时，如图2所示。键合片也可以采用只对硅片氧化，而衬底不氧化的方案实现，如图3所示。键合片经过磨片并抛光，最后硅膜（2）的厚度约为30μm，如图4所示。通过浓硼（B⁺）扩散和蒸铝（Al），形成Al/P⁺的欧姆接触，在衬底背面通常整个面形成欧姆接触电极（5），在硅膜（2）的正面，通常形成圆环状欧姆接触电极（6），如图5所示。将欧姆接触电极引出后，将不需要腐蚀的区域用黑蜡（7）包封起来，再按图6所示的方案进行阳极腐蚀，腐蚀容器（8）中的腐蚀液为5%稀释的HF，形成耗尽层电压V_D＝20V，阳极电压V_A＝20V，阴极（9）可采用铂（P_t）电极，（10）为加热或恒温装置;腐蚀温度为25℃，腐蚀时间约为60分钟，最后得到的硅膜厚度约为0.8μm。为了使腐蚀速率均匀，可以设置搅拌器，（11）为磁搅拌器。