[发明专利]数字集成电路测试仪器及测试探头

权利要求书

1、一种数字集成电路测试仪，包括被测IC夹(6)，其特征在于还包括强迫驱动电路(1)，逻辑状态判别及选通电路(2)和三态显示及瞬态锁定电路(3)，强迫驱动电路(1)的输出信号可加到被测IC的输入端，被测IC的各路信号进入逻辑状态判别及选通电路(2)，(2)的输出信号则进入三态显示及瞬态锁定电路(3)。

2、如权利要求1所述的测试仪，其特征在于还可包括逻辑比较控制电路（4），出错指示电路（5）和参考IC插座（7），在逻辑状态监控的同时进行逻辑状态比较，被测IC及参考IC的各对应输入脚彼此两两相连，各路输出信号则被成对地送入逻辑比较和控制电路（4）成对比较，（4）的比较结果则进入出错指示电路（5）。

3、如权利要求1所述的测试仪，其特征在于所述的强迫驱动电路（1）中的触发源电路（17）可由触发控制电路（31），延时电路（32），窄脉冲控制电路（33），宽脉冲控制电路（34）及正负脉冲驱动电路（35）构成，触发控制电路（31）的输入状态可通过触发驱动开关（16）控制，（31）的一路输出信号经延时电路（32）进入窄脉冲控制电路（33），另一路输出信号则进入宽脉冲控制电路（34），上述两路脉冲控制输出信号可分别进入能输出强迫驱动信号的正负脉冲驱动电路（35）。

4、如权利要求1或权利要求2所述的测试仪，其特征在于强迫驱动电路（1）的输出信号可采用在宽脉冲内嵌入窄脉冲的“脉冲套”形式。

5、如权利要求3所述的测试仪，其特征在于所述的正负脉冲驱动电路（35）是由驱动器（U9），与PNP管T1，NPN管T2以及R7、R9、C7构成，T1及T2的基极电阻R7与U9相接，在集电极与输出端之间还可接入并联电路R8、C8，T1的发射极经R9接电源正端并经C7接地。T2的发射极则可直接接地。

6、如权利要求1或权利要求2所述的测试仪，其特征在于所述的强迫驱动电路具有正负宽脉冲，正负窄脉冲，方波源，二分频方波源，带保护高电平，带保护低电平等触发驱动方式，它们可以单独使用，也可根据测试需要进行组合使用。

7、如权利要求1或权利要求2所述的测试仪，其特征在于所述的逻辑状态判别及选通电路（2）可由输入电路（14），三态电平判别（8），TTL、CMOS电平转换（18），标准电平设置（19）等电路构成，被测IC的各路信号经输入电路（14）后在三态电平判别（8）中与来自TTL、CMOS电平转换（18）和标准电平设置（19）的上下门限电平相比较，判别的逻辑状态结果可立即启动后级的实时三态电平监示电路（9）。

8、如权利要求（7）所述的测试仪，其特征在于所述的三态电平判别电路（8）可采用具有上拉电阻的集电极开路门比较器，上拉电阻可由机内正电平供电，所述的输入电路（14），三态电平判别电路（8），标准电平设置（19）则由被测IC的工作电平供电。

9、如权利要求1或权利要求3所述的测试仪，其特征在于强迫驱动电路（1）可由被测IC的工作电平供电。

10、如权利要求1所述的测试仪，其特征在于三态显示及瞬态锁定电路（3）可由实时三态电平监视电路（9）及瞬态锁定钮（11）构成，进入逻辑状态判别及选通电路（2）的每一路信号都可在实时三态电平监视电路（9）的输入端形成两路数字信号，启动瞬态锁定钮（11）后可对两路数字信号同时进行双路锁定。

11、如权利要求1所述的测试仪，其特征在于所述的逻辑状态判别及选通电路（2）及三态显示及瞬态锁定电路（3）是由多路组成，多路的数目n等于被测IC的管脚数，n个三态显示共同组成被测IC的逻辑状态图，逻辑状态图可由瞬态锁定按钮（11）同时锁定。

12、可用于权利要求1所述的测试仪的测试探头，包括输入电路（40）及瞬态显示电路（44），其特征在于还包括了三态判别电路（41），三态显示电路（42），及边缘展宽电路（43），其中，输入电路（40），三态判别电路（41）及三态显示电路（42）可顺序级连。三态判别电路（41）的一部分输入信号进入能将窄脉冲信号展宽的边缘展宽电路（43），经展宽的脉冲信号响应可进入瞬态显示电路（44）中显示出来。

13、如权利要求11所述的测试探头，其特征在于所述的瞬态显示电路（44）的显示装置可采用声光结合指示方式，也可单独用声或光或其它方式显示。

14、如权利要求1所述的测试仪的仪器使用方法，其特征在于当用于离线测试时，可使用参考IC插座（7）作为离线IC测试插座，被测IC的各路信号经输入回路（10）通过全部处于连通状态的选择开关（20）接入逻辑状态判别及选通电路（2）和三态显示及瞬态锁定电路（3）。强迫驱动电路（1）的激励信号则加入逻辑状态判别及选通电路（2）的输入电路（14）上。