[发明专利]二值图象处理技术

权利要求书

1、一种用于二值图象处理的技术，具有两个存储器组A，B用于保存图象数据，还有一个存储器组T用于存储处理所需的相应的算法表，通过提取被处理图象中某一象素点的8个相邻象素的状态，根据这种状态，通过查算法表，得到相应的处理信息，其特征是用硬件电路实现上述过程，在时序电路的控制下，图象数据由存储器组A输出给由多个寄存器组成的阵列R，阵列R从上述图象数据中提取出被处理象素的8邻域值，将此作为地址查算法表T，由算法表T得到处理信息，再将此信息同被处理象素作逻辑运算，实现对该象素的一次处理，如此将被处理图象中的所有象素都作处理，并将处理结果依次存储于存储器组B中，然后再将存储器组B中存储的数据依次输出，经与上述相同的处理过程，处理结果存入A中，便实现了另一次处理，如此过程不断重复，实现算法的叠代过程。

2、按照权利要求1的二值图象处理技术，其特征在于上述两个存储器组A，B是由RAM组成，这两组RAM，当一组输出待处理数据时，另一组则接收处理得到的结果。

3、按照权利要求2的二值图象处理技术，其特征在于上述两组RAM A和B分别由两片具有8位数据线的RAM A₁，A₂，B₁，B₂组成，输出组的RAM（A或B），每次同时输出10位，即一片RAM的8位和另一片RAM的高2位，用于接收的那组RAM（B或A）中的一片RAM每次接收8位数据。

4、按照权利要求3的二值图象处理技术，其特征在于在上述两组RAM A和B中，数据是按如下方式存储的：将原图中的象素按n行×8列分块（n的大小视RAM的大小而定），块1，2，…，k沿原图横向排列，沿横向分成k块，k的大小由图的幅面决定，第i块与第i+1块（i＝1，2，…，k-1）横向相邻，在上述两组RAM A和B中，一片（A₁，B₁）用于存储奇数块，另一片（A₂，B₂）存储偶数块，其地址控制器ADDA和ADDB分别由二进计数器ADD₁和ADD₂组成，两个计数器（ADD₁，ADD₂）的第9根输出端（X1，X2）悬空，其余各输出按位接到存储器A（或B）的两片RAM的地址线上，即ADDA中的ADD₁和ADD 2 分别控制A1，A2的地址，ADDB中的ADD 1 和ADD₂分别控制B₁，B₂的地址

5、按照权利要求1的二值图象处理技术，其特征在于在上述电路中，寄存器阵列是由10个3位移位寄存器构成，每3个相邻的3位移位寄存器便构成一个3×3的阵。

6、按照权利要求1和5的二值图象处理技术，其特征在于在上述电路中，算法表存储于1K×1的RAM中，共有8片这样的RAM，其每一片地址的低8位分别对应一个3×3寄存器阵的周围8个输出端（即位于3×3阵中心的被处理象素的8邻域值），其数据输出端则同修改逻辑电路相连。

7、按照权利要求6的二值图象处理技术，其特征在于在上述电路中，修改逻辑由多向选择开关和8个二输入逻辑“或”门组成，“或”门的一个输入接3×3阵的中心处的数据输出，另一个输入接算法表RAM的输出，“或”门的输出即为处理的结果，接多向选择开关的输入，多向选择开关的输出分别接存储器组A和B的数据线上。