[发明专利]用于总线接口单元的双向数据存储装置

说明书

如果下列美国专利申请已经完全公开的话，本申请则在此引用为参考：

申请序列号815,992，注册日1992.1.2，题目为“用于具有双总线结构的计算机系统的总线控制逻辑”。(进一步的识别是其案号BC9-91-089)。

申请序列号816,116，注册日1992.1.2，题目为“分布机器”。(进一步的识另提其案号BC9-91-090)。

申请序列号816,184，注册日是1992.1.2，题目为“优先权误差检测与校复”。(进一步的识别是其案号BC9-91-091)。

申请序列号816,204，注册日1992.1.2，题目为“超高速缓冲存储器探测机数据无效技术”。(进一步的识别是其案号BC9-91-092)。

申请序列号816,203，注册日1992.1.2，题目为“用于具有双总线结构计算机系统的总线接口逻辑”。(进一步的识别是其案号BC9-91-093)。

申请序列号816,693，注册日1992.1.2，题目为“用于控制总线操作速度的总线接口”。(进一步的识别是其案号BC9-91-106)。

申请序列号816,698，注册日1992.1.2，题目为“用于在总线至总线接口处确定地址单元的方法与装置。(进一步的识别是其案号BC9-91-107)。

本发明涉及在一具有双总线结构的计算机系统中的总线到总线的接口，特别是涉及用于暂存在系统两总线间传送的数据的总线到总线接口单元和方法。

一般地说，在计算机系统中，尤其是在个人计算机系统中，数据是在各系统装置之间传送的，这些系统装置如中心处理单元(CPU)，存储装置和直接存储存取(DMA)控制器。此外，数据还在扩展部件之间传送，例如输入/输出(I/O)装置，以及在这些I/O装置和各类系统装置间传送。该I/O装置和各类系统装置经过计算机总线进行相互二者间及多者间的通讯，该总线包含有一系列的导线，沿该导线信息被从若干信号系统传送到若干目的地的任意之一。许多这类系统装置和I/O装置具有被用作总线控制器(即可以控制该计算机系统的装置)以及作为总线服从设备(即受总线控制器的控制)的能力。

具有多于一个总线的个人计算机已为公知。典型地，提供有局部总线，经该总线CPU与一超高速缓冲存储器或一个存储控制器进行通讯；还提供一系统I/O总线，经该总线，系统总线装置，诸如DMA控制器或I/O装置经过存储控制器与系统存储器通讯。该系统I/O总线包含一个系统总线和一个由一总线接口单元相联接的I/O总线。通过该I/O总线，I/O装置彼此相互通讯.该I/O装置还典型地要求与系统总线装置，诸如系统存储器相互通讯。这种通讯必须经过总线接口单元而途经I/O总线和系统总线来实现。

当在系统总线和I/O总线间传送数据过程中，经常需要能够提供耦合到所说两个总线其一或二者的装置，该装置操作于显著不同的速度并处以不同的数据传输模式。举例来说，可能存在有耦合到I/O总线的装置，其I/O总线写带宽为1，2和4字节。另一方面，在称为脉冲带的、相当快的传输中，该系统总线可以具备传送16字节数据包括信息的能力。进一步说，经常期望是从相邻地址传送一相当大量的数据。假如这种传送的完成属无需要求对每一地址单元作特定的说明的话，那么这类传送是可期望的并且是省时的。

因此，有必要的是其系统总线与I/O总线之间的互连有能力以不同的速率和以不同的模式来处理数据传送。进一步说，所期望的是数据被高效率地传输至相邻地址或从相邻地址传来，而无需初启对每一单元的传送请求。

因此，本发明的一个目的是在一系统总线和一个I/O总线之间提供一个高效率的数据缓冲器，它将以不同的传送速率并以不同的模式来有效地和高效率地传送数据。

根据本发明，为具有双总线结构诸如系统总线和I/O总线的计算机系统提供一总线到总线的接口单元。该总线接口单元含有一非同步双向暂态数据存储功能，以便数据在这两个总线之间的传送以及与这两条总线之一相连接的装置之间的往返传送。最好是其存储功能工作于这样的模式，即它提供单独的数据传送、数据流形成传送以及数据脉冲带传送，并可适于从相邻地址的信息传送而启始对于每一地址的新的请求。

图1是采用了根据本发明原理的总线接口单元的计算机系统的原理方框图；

图2是图1中计算机系统的总线接口单元的原理框图；

图3是图2中总线接口单元的FIFO缓冲器的原理框图；

图4是一控制逻辑的电路原理图，被用来实施图3所示的一个实施例的总线到总线的定步逻辑；

图5是一控制逻辑的电路原理图，被用来实施图3所示的另一个实施例的总线到总线的定步逻辑。