[实用新型]自动校时多功能模块式数字显示钟

权利要求书

1、一种用于指示时间的自动校时多功能模块式数字显示钟，其具有晶体振荡电路、电源电路、校时键盘电路、显示驱动电路和显示器。其特征在于其还具有将晶体振荡电路的信号进行分频、计时的中央处理器CPU，接收无线电台校时信号的接收电路，提取校时信号的自动校时信号电路。

2、根据权利要求1所述的自动校时多功能模块式数字显示钟，其特征在于中央处理器CPU可以是包括存储器、接口电路、定时电路在内的单片计算机芯片，如8031或8751。

3、根据权利要求1所述的自动校时多功能模块式数字显示钟，其特征在于接收无线电台校时信号的接收电路可以是普通单管、多管或集成电路式收音机电路。

4、根据权利要求1所述的自动校时多功能模块式数字显示钟，其特征在于提取校时信号的自动校时信号电路由带通滤波器BPF₁和BPF₂、锁相环PLL₁和PLL₂以及校时信号判断电路所构成，其可以是带通滤波器BPF₁和BPF₂的输入端相并联通过耦合电容C₁接接收电路的输出端，其输出分别通过锁相环PLL₁和PLL₂接校时信号判断电路。

5、根据权利要求4所述的自动校时多功能模块式数字显示钟，其特征在于校时信号判断电路由单稳态电路OS₁将锁相环PLL₁产生的脉冲信号进行整形后送至计数器COUNT计数，计数到和锁相环PLL₂的输出信号通过与非门电路IC₁₂接单稳态电路OS₂产生自动校时信号的脉冲。

6、根据权利要求4所述的自动校时多功能模块式数字显示钟，其特征在于校时信号判断电路由可重复触发的单稳态电路OS₁将锁相环PLL₁产生的多个脉冲信号变换为一个低电平信号并控制计数器COUNT的清除端，不可重复触发的单稳态电路OS₂从锁相环PLL₁产生的第一个脉冲信号开始延时，并控制数字比较器的控制端G，计数器COUNT的输出按位接数字比较器的A输入端的前7位，计数器COUNT的计数端接锁相环PLL₁的输出，数字比较器的B输入端可接为二进制10000101，锁相环PLL₂的输出接数字比较器A端的最高位A₇端。

7、根据权利要求4所述的自动校时多功能模块式数字显示钟，其特征在于其带通滤波器BPF₁或BPF₂其可以是由电压放大器LM₁₅₈或LM₂₅₈或LM₃₅₈以及电阻R₁、R₂、R₃、R₄和电容器C₂、C₃、C₄所构成，带通滤波器BPF₁的频带可以为1000Hz±50Hz，BPF₂的频带可以为1600Hz±75Hz。

8、根据权利要求4所述的自动校时多功能模块式数字显示钟，其特征在于其锁相环PLL₁或PLL₂可以是由LM₅₆₇以及电阻R₅、电位器W₁、电容C₅、C₆、C₇，二极管D₁、D₂所构成，锁相环PLL₁可调谐在1000Hz，PLL₂可调谐在1600Hz。