[实用新型]断相累加计时仪

说明书

本实用新型涉及一种可累积计量断相时间的仪器，属测量技术领域。

在供电系统中，当线路发生缺相（一相或两相）时，电能计度会减少或停止，如果是人为所成，则会为窃电提供了方便，为了监视这种状态，电力部门要求安装断相计时仪，目前常用的计时仪，是以日月为单位单积计量的，这样大的计量单位在结算电量时，常会发生纠纷或误会，多记或少计，对某一方都会造成损失。

本实用新型的目的是提供一种以小时为计量单位的技术方案，从而为缺相状态提供准确方便的计量数据。

本实用新型的目的是通过巧妙设计和利用计时脉冲信号和累加脉冲信号而实现的。

以下结合附图对本实用新型作进一步叙述。

图1是本实用新型的原理框图。

图2是部分电原理图。

图3是电压取样电路。

图4是电流取样电路。

图5是分频器CD4040的分频波形图。

图6是计时仪真值表（其中“1”代表有电（压或流），“0”代表无电。

断相计时仪一般均具有电压取样电路，电流取样电路，失压判定逻辑电路，累加器及相应的显示器电路。改进后的计时仪，设有一个时基发生器1、累加脉冲发生器2及计时脉冲发生器3，所述时基发生器产生一个36秒为周期的循环计数信号，所述累加脉冲发生器2为一个三与门YM3，其三条输入线分别接分频器CD4040的06、07、011输出脚，所述计时脉冲发生器亦为一三与门电路，其三条输入线接分频器的06、07、011输出脚，07为07输出脚经非门F1反相获得，累加脉冲信号和计时脉冲信号均引至失压判定逻辑电路分别作为累加与计时操作的控制信号。

失压判定逻辑电路由与门YM4、YM5、YM6及非门F2、F3、F4、F5、F6组成，每个与门的三条输入线中，一条经非门F2（或F3、F4）接电压取样电路，一条接计时脉冲信号输出线T1，另一条经两个串联的非门F5、F6后接电流取样电路，与门的输出端接累加器的电子开关。

累加计时显示电路由累加器9、10、11，显示器12、13、14及电子开关K1、K2、K3、K4、K5、K6、K7组成，其中，累加器的数据输入脚36、39接计时脉冲电子开关K1或K2、K3，其累加操作控制信号脚34、42接累加脉冲电子开关K5或K6、K7。

为了在发生正常缺相时提醒操作人员注意，本实用新型还设有一个声光报警电路，声光报警电路由与门YM7、YM8，电子开关K4、K8，电阻R3及报警灯JD及蜂鸣器FM组成，其中，YM7的三条输入线分别接相应的电压取样电路，YM8的三条输入线中，一条接非门F6，一条接分频器CD4040的第3脚，一条接模拟开关K4和电阻R3的串接端，其输出线接电子开关K8，后者则控制JD和FM的电路启闭。

以下结合附图2－6所提供的实施例对本实用新型各电路的构成及作用分别作进一步详述。

一、时基电路：

它的目的是产生0.01小时＝36秒为周期的脉冲串。

由晶振器ZT产生的f＝32768Hz的频率经ABG103分频电路块作1024分频：32768÷1024＝32Hz，再由三极管BG（9013）放大，经CD4040与CD4073中的一个三与门YM1接成的1152分频得到一个36秒为周期的循环计数信号。从CD4040的06、07（07）、011分频输出脚可以“与出”YM2、YM3的秒脉冲，这两个以36秒为周期有一定时序间隔（本例选1秒）的脉冲，就提供给后面的逻辑电路一个“计时脉冲”信号T1与一个“累加脉冲”信号T2。从而完成了0.01小时时间单位产生的目的。

二、失压判定逻辑电路：

是否使上述的“计时脉冲”与“累加脉冲”送给计数显示器并使之累加计数”这是失压判定逻辑电路的任务。它的逻辑代数公式为U·I·T1＝1，只要满足无电压，有电流，有计时脉冲这一条件，这时与门YM4、YM5、YM6打开输出为1，启动电子开关（本例选CD4066（1）），开关闭合一次，向累加显示器提供数据累加0.01。

以上条件如不满足，如：U＝0（U＝1）即有电压，则YM4、YM5、YM6与门不会打开，显示器的数字不会加0.01。又如I＝0，也不会打开。只有U·I＝1时才开，图6的真值表显示了本逻辑电路的设计要求。

三、累加计时显示电路：