[发明专利]信号处理装置无效
申请号: | 93100375.X | 申请日: | 1993-01-11 |
公开(公告)号: | CN1045356C | 公开(公告)日: | 1999-09-29 |
发明(设计)人: | 托马斯·威廉·里卡德;彼德·马丁·斯密斯;大卫·查尔斯·康威-琼斯;大卫·约汉·布郎 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H04N5/93 | 分类号: | H04N5/93 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 范本国 |
地址: | 美国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 信号 处理 装置 | ||
本发明涉及一种信号处理装置,它用于修正录象机中因磁头跳跃而产生的乱真行同步脉冲。
用摄象机之类的产生的模拟视频信号,通常以一系列平行道的方式被磁编码到录象带上,这些平行道与录象带路径用有一夹角。每个道代表视频帧的一个场。代表奇数场的道与代表偶数场的道交错在一起。这样对625行的视频帧,每道代表325.5行,各行均用一行同步(Sync)脉冲隔开。
传统的象用录象机包括一柱形重放头,该头载有两个沿一条直径相对的磁拾取器。在运行中,录象带在从一个轮向另一个轮行进时绕在该录放头上。头的转动方式使得一个拾取器仅读取代表奇数场的道而另一个拾取器仅读取代表偶数场的道。通过在两个拾取器交替地与录象带上相继的道接触时在它们之间进行切换,得以重现视频信号。因而,重放信号要求录象带运动与头转动间的几何暂态对准。但在实际中,由于相继的道的末端通常未同拾取器的交换对准,因而乱真行同步脉冲被加到重放视频信号上。各乱真行同步脉冲,在靠近各场末端处的再现视频信号的相继行间,有效地升入了一时间间隔。此时间间隔的长度比行周期短得多。这种结果有时叫做“头跳跃”。
传统的广播电视接收器显示的图象,在临近一个场的末端及在下一场的开始处,其扫描超出了屏幕的边缘。这提供了一段时间,其间接收器可在显示相继的图象帧之间同步到输入同步脉冲。因而,当这类接收器根据传统家用录象机再现的视频信号显示图象时,乱真行同步脉冲引入的时间间隔不会显著地使图象失真。然而有些显示装置,如计算机图象显示装置,所产生的图象的扫描并未超出屏幕的边缘。因而这种装置所显示的图象会显著地被乱真时间间隔所扭曲。
某些图象处理系统包括了用于把家用录象机再现的视频信号数字化的信号处理装置。该信号处理装置在运行中依赖与视频信号对应的行同步脉冲的定时发生,来控制取样时钟频率。一般,该信号处理装置包括用于对视频信号取样并把各取样量化的模/数转换器。取样按一时钟信号确定的有规则的间隔进行。用一锁相环,使时钟信号同步于视频信号的行同步脉冲锁相环包括一用于产生时钟信号的电压控制振荡器(VCD)及用于用各行周期中要求的取样数去除时钟信号的计数器。一相位比较器把行同步脉冲与计数器的输出相比较,以产生一相位误差信号。该相位误差信号被加到VCO输入端,以确定时钟信号的频率。这样计数器的输出提供了一负反馈,它使相位误差降至零,并由此使时钟信号同步于行同步脉冲。因而只要行同步脉冲与计数器输出端的脉冲保持相符,取样时钟频率就保持不变。然而,由于乱真行同步脉冲引入的时间间隔远短于行周期,乱真行同步脉冲不与来自计数器输出端的脉冲相符。这产生了取样时钟频率的逐步变化及量化视频信号的有害暂态失真。传统上,通过借助复杂而昂贵的模拟电路来改变锁相环的步进响应,来补偿由头跳跃而引起的乱真行同步脉冲。
根据本发明,提供了一种信号处理装置,用于处理确定模拟视频信号行周期的行同步信号中的行同步脉冲,该装置包括:用于产生一时钟信号的锁相环,该信号的频率为行同步信号频率的整数倍;在锁相环中的一计数器,用于以所述倍数除时钟信号;其特征在于该装置还包括:用于在检测到任何乱真脉冲把小于视频信号行周期的时间间隔引入到行同步信号中时使计数器复位的逻辑部分。
本发明是基于这样的认识,即使在从录象带记录中再现视频信号的过程中把乱真时间间隔引入了行同步信号,但通过把限定乱真时间间隔的乱真脉冲与锁相环输入隔开并将该脉冲加在计数器的复位输入端上,就可使时钟脉冲保持不变。因而锁相环的输入端被该逻辑部分掩住,使之不接触到行同步信号中的乱真同步脉冲。这样,本发明为补偿头跳跃引起的乱真时间间隔,提供了有效的数字解决方法,该方法与传统的改变锁相环步进响应的模拟方法相比更简便因而也更便宜。
该逻辑部分最好包括一多路调制器,用于响应行同步信号中的各行同步脉冲,把行同步信号从锁相环的相位比较器输入端切换到计数器的复位输入端一段小于行周期的时间。多路调制器最好用简单因而便宜的逻辑门设置来实现。
在本发明的一最佳实施例中,逻辑部分包括一定时器,用于当在行同步信号检测到行同步脉冲的后缘时,把多路调制器的控制输入端从第一状态切换到第二状态一段复位时间。定时器可有一连到相位比较器输入端的触发输入端,从而多路调制器在复位时间内把行同步信号与触发输入端断开,从而防止复位时间延长。或者,定时器可作成不可重新触发的,从而使触发输入端在复位时间内可保持与行同步信号相连。
下面将看到,该定时器可包括简单因而便宜的单稳态多谐振荡器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/93100375.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:水硬性组合物及用该组合物生产混凝土桩的方法
- 下一篇:梭心线去除机构