[发明专利]多端口存储系统

说明书

本发明涉及存储器，特别涉及适合电视用途的多端口存储器。

为对图象进行处理，迄今提出了各种各样存储器。如下面将谈到的那样，这些周知的存储器大体上是在其复杂程度方面视其具体用途的不同而异。

复杂程度低的存储器有简单的移位寄存器、电荷耦合器件和提供固定量延迟的玻璃延迟线。这类器件例如可用于行梳状滤波器滤波将亮度信号和色度信号分开的用途上。作为另一个例子，这些器件还可用于逐行扫描处理系统中，用以进行竖向内插或“行均化”，以产生额外的图象行供显示之用。此外，在逐行扫描的应用中，一行移位寄存器还可以以其双倍输入速率加以“读取”或加上“时钟脉冲”(clocked)，从而使其具备图象行的时间压缩功能。然而，这类器件的编址能力有限。

在要有相当大延时的应用场合中，可以将许多串行移位寄存器和并行移位寄存器组合起来，如例如在1973年10月2日颁发给P.K.Weimer题为“数字和模拟数据处理器件”的美国专利，3763,480中所述的那样。在Weimer存储器的一个实施例中，串行输入信号用串行输入并行输出(SIPO)移位寄存器转换成并行形式。一旦处于并行的形式，数据就依次由多个并行寄存器加以延迟，最后一个并行寄存器的输出耦合到一个并行输入串行输出(PISO)移位寄存器，以便将数据转换成原来的串行形式。可是这种结构不适用于需要在不同的时钟频率下同时读取和书写的场合。

人们知道，有一些双端口图象存储器，其特点是能进行全地址编址，即可以写(存入)或读(复原)任何存储单元中的任何象素。这种传统的图象RAM(随机存取存储器)，其操作或读和写是同时进行的。这类器件特别适用于计算机的图象图表处理和电视接收机中的“画中画”处理。双端口图象RAM的例子有Motorola公司出品的MCM68HC34型存储器，例如1988年出版(第二次印刷)的Motorola数据手册《存储器)》第5章第3-10页上即介绍了这种存储器。但这种存储器有这样一个问题，读/写寻址需要许多地址线和复杂的解码器来访问随机存取存储器(RAM)中的各存储单元，而且各地址必须以二进制的形式提供，需要许多写地址位输入和许多读地址位输入。

按例如1989年4月11日颁发给Christopher等人题为“具有位串行地址输入端口的双端口图象存储系统”的美国专利4,821,226中所述的那样，将二进制地址数据串行传输到上述存储器可以将上述寻址问题减少到一定的程度。在Christopher等人的存储系统的一个实施例中，读和写地址数据以及控制信号都串行存入移位寄存器中。地址排序电路将读和写地址值转移到综合读/写地址寄存器(integral read and writeaddress registers)中，然后根据控制值启动相应的读和/或写操作。尽管这种系统中的寻址是略微简化了，但寻址实质上仍然按二进制码进行，而且需用较复杂的地址解码器和存储寄存器。

本发明的目的在于满足对能力在上述简单和复杂的存储器之间的多端口存储系统的需要。更具体地说，本发明的目的在于提供一种多端口图象存储器：(1)该存储器的读和写操作可以同时进行，(2)该存储器可在不同的时钟频率下写和读，(3)该存储器的特点是，寻址过程简化了，无需读/写地址的多位数字输入。

实施本发明的一个双端口存储系统有一个存储器阵列，该阵列有两个行导线和两个列导线供各存储单元用，各存储单元有第一端子、第二端子、第三输入端子和第四输入端，第一端子接数据输入行导线，第二端子接数据输出行导线，第三输入端接写地址列导线，第四输入端接读地址列导线。输入装置是为将待存储的数据加到所述数据输入行导线上而设的，输出装置则是为从所述数据输出行导线复原所存储的数据而设的。各存储单元由第一可触发顺序脉冲发生器加以寻址，该发生器有一个触发输入端和多个与所述写地址列导线相耦接的输出端，发生器本身则根据加到所述触发输入端的写触发脉冲顺次地将存储单元地址信号以预定的第一速率加到所述写列导线上。第二可触发顺序脉冲发生器是为读寻址而设的，该第二发生器有一个触发输入端和多个与所述读地址列导线相耦接的输出端，发生器本身则根据加到所述触发输入端的读触发脉冲顺次地将存储单元读地址信号以预定的第二速率加到所述读列地址导线上。读/写周期由按定时关系产生所述读和写触发脉冲的控制信号发生器来控制。

按照本发明的另一个特点，可以选取预定速率的相对值，从而可以对所复原的数据进行时间压缩、时间扩展或定时延迟。

附图中示出了本发明的上述和其它特点，其中类似的元件用类似的编号表示。