[发明专利]电子电路无效
| 申请号： | 93106335.3 | 申请日： | 1993-05-08 |
| 公开（公告）号： | CN1033769C | 公开（公告）日： | 1997-01-08 |
| 发明（设计）人： | 张宏勇;鱼地秀贵;安达广树;小山到;山崎舜平 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31;H01L21/28;H01L21/336;H01L27/12 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 肖掬昌 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电子电路 | ||
1.一种电路包括：
设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料：铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料；
设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线具有大于所述栅极的宽度；和
设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线具有大于所述第一布线的宽度。
2.根据权利要求1的电路，它进一步包括设在所述衬底上并与所述栅极相邻的沟道，此沟道与所述栅极间设有栅极绝缘膜。
3.根据权利要求2的电路，它进一步包括设在所述衬底上并间夹所述沟道的源区和漏区。
4.根据权利要求3的电路，其中，在所述沟道与所述源区和漏区中的每一个之间设有偏置区。
5.一种电路包括：
设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料：铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料；
设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线具有大于所述栅极的宽度；
设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线具有大于所述第一布线的宽度；和
覆盖在所述栅极上的阳极氧化物。
6.一种电路包括：
设在衬底上的栅极，它包括选自下列物质组成的组中的一种材料：铝，钽，添加有硅，铜，钽，钪和钯的铝，它们的合金，以及它们的多层材料：
设在所述衬底上的第一布线，它与所述栅极相连并包括所述材料，所述第一布线的宽度增大至大于所述栅极的宽度，以便降低所述第一布线的电阻；和
设在所述衬底上的第二布线，它与所述第一布线相连并包括所述材料，所述第二布线的宽度增大至大于所述第一布线的宽度，以降低所述第二布线的电阻。
7.根据权利要求6的电路，其中，比率(所述第一布线的宽度)/(所述栅极布线的宽度)是2至10。
8.根据权利要求6的电路，其中，比率(所述第二布线的宽度)/(所述第一布线的宽度)是2至10。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/93106335.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
