[发明专利]通用输入/输出端口的中断装置

说明书

本发明涉及具有中断能力的微型处理器和微型控制器，尤其涉及增强所述微型处理器和微型控制器的中断能力的结构及方法。

输入/输出服务中终端设备定时询问请求标志要占用微型处理器和微型控制器较长的时间，同时它也减少了系统中输入输出信息的通过量，即在一个规定时间周期内总的有用信息处理和传输能力。因此，考虑到在增加信息通过量的同时亦能简化程序，如果输入/输出(I/O)装置可直接从微型处理器或微型控制器要求服务将是一大进步。中断即提供了这种性能。

欧洲专利申请公开号0358330的文献中公开了这样一种中断装置，他包括一个中断源寄存器和存有屏蔽位的中断屏蔽寄存器。

从本质上讲，中断是由外部硬件调用的一种子程序，当I/O装置要求服务时，可设置一个内部中断请求触发器。所述触发器之输出端与微型处理器或微型控制器的中断端脚相连接，这样，此触发器可将I/O装置的中断请求先储存起来直至得到微型处理器的响应。

中断请求并不是同时发生的，它们可在程序执行中任一时刻发生。当一中断出现时，若当前指令的执行已完毕，那么中断请求可得到微型处理器的响应，并被转移到一进行中断服务的子程序进行控制(即服务程序被“定向”)。当微型处理器或微型控制器回答中断时，中断请求触发器中原有的信息被直接来自微型处理器或由服务子程序产生的设备选择脉冲清除。为了在I/O服务子程序结束后能在合适的位置上重新执行程序，程序计数器在控制被转移到服务子程序前自动储存其计数值。服务子程序将它使用的任何寄存器的内容储存到栈上，并在其返回服务前将所述寄存器的内容恢复。程序计数器，标志寄存器、累加器和通用寄存器的内容合在一起代表了微型处理器的状态。

中断输入具有两种形式，非屏蔽模式和屏蔽模式。当一逻辑信号被用于非屏蔽模式的中断输入时，微型处理器立即中断。当一逻辑信号被用于屏蔽中断输入时，微型处理器只有在此输入信号为可允许的条件下发生中断。屏蔽式中断的允许与否受程序的控制。如不允许，则微型处理器不响应该中断请求。

非屏蔽中断输入可被来自输出端口的中断屏蔽信号外部屏蔽。来自输出端口的屏蔽位可选通中断信号。若输出指令在屏蔽位上写1，即为允许中断，若写0则不允许中断。

为了响应中断，将进行以下操作：

1.微型处理器完成处理现行指令。

2.执行中断机器周期。在此周期内程序计数器值被储存起来且控制被转移至一相应的存储单元中。

3.微型处理器的状态被储存起来。

4.若有一个以上的I/O设备同该存储单元有关，则确认一个优先权等级最高的设备的中断请求。

5.执行服务于该中断I/O设备的子程序。若中断服务请求触发器内的信息在步骤2中未被清除则此子程序将使之清除。

6.恢复被储存的微处理器的状态。

7.控制返回到中断指令后紧跟的一条指令。

上述每一步骤要求一定时间。提供给微型处理器和外部中断逻辑的总的时间决定了微型处理器响应要求服务的I/O装置请求的速度。

从中断发生到中断--处理子程序执行开始所经过的时间是响应时间，即从上述步骤1到4的总时间。微型处理器被中断的总时间与服务子程序的实际执行时间之差被称为内务操作时间。内务操作时间较低的中断结构其允许通过的信息量较大。

至今，在对商用微型处理器例如Intel 8051的应用中，用户所需的中断比此产品所能提供的多。例如，Intel 8051具有两个外部中断。一般而言，集成系统之设计者要求使用且可有效使用的要多于两个中断。迄今为止还没有价廉易行的方法来提高和增强通用微型处理器及微型控制器的中断能力。这正是现有技术的缺点之所在。

本发明克服了现有技术的缺点，它提供了一种I/O端口中断装置，包括一连接到端口的源寄存器，它用来报告端口中发生中断的来源；一连接到源寄存器上的中断屏蔽寄存器，它用来配置产生中断的I/O端口；一连接到源寄存器输出端的中断控制器，它用来延迟I/O端口中的中断。

从本质上讲，本发明的实施例包括两套屏蔽位，其一在直接连于口的屏蔽寄存器中，另一套在中断控制器中。前一套只用来配置端口，后一套可用于在一段时间内延迟中断。由于中断信号被锁存于本发明的实施例中，即使中断产生是发生在中断延迟期间，此信号也不会丢失。

相应地，本发明的目的在于提供一种提高现有微型控制器例如Intel 8051的中断能力的装置。

本发明的另一目的在于提供一种对硬件和软件要求最低的中断装置。

本发明的再一目的在于提供一种中断信号不会丢失的中断装置。