[发明专利]同步半导体存储器装置的数据输出缓冲器

权利要求书

1.一种同步的半导体存储装置，包括：

存储装置，用以存储数据；和

数据输出缓冲装置，响应数据输出缓冲信号以输出存储在存储装置的数据；

其特征在于：

等待信号处理装置，响应时钟信号、地址选通信号和组合信号而产生所说数据输出缓冲器控制信号、以控制来自所说数据输出缓冲器的数据输出，

其中由所说等待信号处理装置产生的数据输出缓冲器控制信号与所说时钟信号同步，且当所说地址选通信号为有效时，该数据输出缓冲器控制信号至少在第一周期是有效的，当所说地址选通信号为无效时的存储器预充电期间，该数据输出缓冲器控制信号也至少在第二周期是有效的，所说数据输出缓冲器既在所说第一周期也在所说第二周期期间输出在所说存储装置中所存储的数据。

2.如权利要求1的半导体存储装置，其特征是；所说的地址选通信号是行地址选通脉冲信号。

3.如权利要求1的半导体存储装置，其特征是；所说的地址选通信号是列地址选通脉冲信号。

4.如权利要求1的半导体存储装置，其特征是；所说的地址选通信号是行和列地址选通脉冲信号。

5.如权利要求1的半导体存储装置，其特征是；所说的时钟是由外源提供的。

6.如权利要求1的半导体存储装置，其特征是；所说的组合信号是地址组合信号。

7.一种在地址选通信号和时钟信号控制下工作的包括输出缓冲器的同步半导体存储装置，其特征是，该装置包括：

有多个时钟级的移位装置，用以在所说时钟信号控制下将所说选通信号移过该移位装置；

数据取出装置，从所说时钟级中之一的预定节点取出数据输出边缘信号；

响应所说数据输出边缘信号、输入地址信号和从所说时钟级的输出，用以产生数据输出缓冲控制信号的装置，以控制所说数据输出缓冲器的数据输出。

8.根据权利要求7的同步半导体存储装置，其特征是，所说数据输出缓冲器控制信号当所说地址选通信号为有效时至少在第一周期是有效的，且当所说地址选通信号为无效时的存储器预充电周期期间至少在第二周期也是有效的，所说数据输出缓冲器在所说第一和第二周期期间输出存储在所说存储装置中的数据。

9.如权利要求7的半导体存储装置，其特征是；由半导体存储器装置的外源提供所述的时钟信号。

10.具有数据输出缓冲器并接收行地址选通信号和列地址选通信号的半导体存储装置，其特征是，该装置包括：

具有大量时钟级的第一移位装置，响应具有预定周期的时钟以使传送所说行地址选通信号；

从所说第一移位装置的级中的一预定级取出数据输出边缘信号的装置；

第一组合装置，接收所说数据输出边缘信号，通过组合行地址信号和由所说第一移位装置的各自的时钟级取出的信号，以产生具有所述行地址选通信号的信息的大量的第一等待信号；

第二移位装置，具有用于传送响应所说时钟的所说列地址选通信号的大量的时钟级；

第二组合装置，接收所说的数据输出边缘信号，通过组合列地址信号和所说第二移位装置的各自的时钟级取出的信号，产生包含有列地址选通信号信息的大量第二等待信号；和

第三组合装置，接收所说第一和第二等待信号以产生所说数据输出缓冲器的数据输出控制信号。

11.如权利要求10的半导体存储装置，其特征是，从半导体存储装置的外源提供所说的时钟。