[发明专利]电信设备的双重控制处理器

权利要求书

1、电信设备的双重处理器基本上是由两个相同的连接到设备的其余部分的控制器组成的，每个控制器包括一个对设备操作与控制进行必要处理的处理器、数个连接处理器总线的外围电路，以便协助处理器进行控制操作，其特征在于：

--每个处理器(UP0、UP1)包括相应配置的控制电路(CCL0、CCL1)，它产生单部选择信号(SEL0、SEL1)传向属于它们自己控制器(UC0、UC1)的外围电路(BL0C0、BL0C1)，其信号的逻辑值确定选择对全套设备实施控制的现用处理器(UC0、UC1)；

--每个外围电路(I/U0、PER0、MES0、I/U1、PER1、MES1)包括各自的双门存取电路(ACC0、ACC1)，两个处理器(UP0、UP1)的总线(BUS0、BUS1)接入电路的门，所述的存取电路还有一个控制输入端，所述的单部选择信号(SEL0、SEL1)进入控制输入端用于控制现用处理器的总线线路与备用处理器总线线路断路时的电气连接；

--现用处理器存取其自己控制器(UC0、UC1)的通用外围电路，而且无区别地存取相应的双重外围电路，同时向企图存取的外围电路发送相应的启动信号(B0SEL、B1SEL)，由所述存取电路(ACC0、ACC1)使用，以扩展现用的处理器。

2、根据权利要求1的双重控制处理器，其特征在于：所述处理器也包括一个时钟信号发生器、两个互相并联的微同步微处理器，组成一条总线，其中包括奇偶校验控制线，还包括含有控制软件的RAM，所述外围电路还包括处理器与不归本双重控制器所属的设备其余部分的相应接口电路，还至少包括一个数据RAM，所含必需的数据用于设备操作与操作期间的处理，因此还包括一个海量存储器和数个与输入/输出终端接口的电路;现用处理器在属于两个控制器（UC0、UC1）的两个外围数据RAM（MES0、MES1）内完成同步写入周期，能使备用处理器在转换现用处理器之后迅速恢复操作同步。

3、根据权利要求2的双重控制处理器，其特征在于所述每个处理器还包括：

-一个译码电路（PERSEL0、PERSEL1），用于译码处理器总线（BUS0、BUS1）的信息，它为所述外围存取电路（ACC0、ACC1）产生所述的启动信号（B0SEL0、B1SEL0、B0SEL1、B1SEL1）;

-一个故障检测和报警信号发生电路（ALDET0、ALDET1），它通知处理器在处理器本身内或在整套电信设备的主要电路中出现部分内部故障报警情况，以便允许由现用处理器维护;和

-一个通信电路（IPC0、IPC1），能为所述两个处理器（UP0、UP1）之间提供双向同步通信信道，能使它们之间交换信息。

4、根据权利要求3的双重控制处理器，其特征在于：上述的每个译码电路也还包括一个辅助寄存器，在寄存器内相应的处理器写入四种可能的位组合之一，编排相应的程序，根据下述标准存取所述外围数据RAM：

-第1个位组合用于完成在两个外围数据RAM（MES0、MES1）写入周期和仅在属于它自身控制器的存储器内读周期;

-第2个位组合用于完成仅在属于它自身控制器的外围数据RAM的读与写入周期;

-第3个位组合用于完成仅在双重外围数据RAM的读与写入周期，最后

-第4个位组合用于完成在两个外围数据RAM（MES0、MES1）的写入周期和仅在双重外围数据RAM的读周期;

-其特征在于所述译码电路由所述相应的单部选择信号（SEL0、SEL1）在有效的逻辑状态时启动，防止备用处理器控制所述存取电路（ACC0、ACC1）;

-且其特征在于所述译码电路被启动，为了操作译码相应辅助寄存器的内容，并同相应的处理器总线（BUS0、BUS1）的信号一起产生外围电路相应的适当的所述启动信号（B0SEL0、B1SEL0、B0SEL1、B1SEL1）的组合。

5、根据权利要求2的双重控制处理器，其特征在于：所述的每个配置控制电路（CCL0、CCL1）包括一个单部选择EPROM，达到其地址输入端的有：从双重处理器的配置控制电路（CCL1、CCL0）传来的单部选择信号（SEL1、SEL0），由自己处理器检测的报警的第1个“或”逻辑信号，由双重处理器检测的报警的第2个“或”逻辑信号，表示要求触发或启动EPROM是其中一部分的备用处理器的位，为与所述单部选择信号（SEL0、SEL1）的真或伪逻辑值相应的每个地址配置读字。