[发明专利]输入缓冲器

说明书

本发明涉及一种半导体装置，较确切地说是一种半导体装置的输入缓冲器。

在常规半导体装置中，由于其输入缓冲器会产生正比于输入电源电压增量的“高电平”输出电压，因而半导体装置表现出不稳定的性能。

图1示出了一种常规半导体装置的输入缓冲器。参照图1，输入缓冲器包含一个PMOS晶体管1(其源极接电源电压而栅极接启动信号EN)、一个PMOS晶体管2(其源极接PMOS晶体管1的漏极而栅极接输入信号IN)、一个NMOS晶体管3(其漏板接PMOS晶体管2的漏极、栅极接输入信号IN而源极接地)以及一个NMOS晶体管4(其漏极接NMOS晶体管3的漏极、源板接地而栅极接启动信号EN)。

前面提到的常规输入缓冲器的运行如下面所述。若启动信号EN处于“高”位，则NMOS晶体管4接通，从而产生一个“低”逻辑电平的输出信号(OUT)。若启动信号EN处于“低”位，则NMOS晶体管4关断而PMOS晶体管1接通，PMOS管2的源极因此升至“高”逻辑位。此时，若输入信号IN处于“高”位，则输出信号为“低”位；反之，若输入信号处于“低”位，则输出信号为“高”位。当启动信号EN和输入信号IN都低时，电源电压的起伏会经由PMOS晶体管1和2传输到输出端，从而引起输出信号起伏。因此，常规输入缓冲器有如下的弊端，从而引起输出信号起伏。因此，常规输入缓冲器有如下的弊端，即高电平的输出电压正比于电源电压的变动而起伏，当电源电压增加时更是如此。

本发明的目的在于提供一种半导体装置的输入缓冲器，这种输入缓冲器的输出电压在高电平条件下甚至在电源电压升高时也不增高。

为实现此目的，本发明提供了一种半导体存储装置的输入缓冲器，它包含一个源极与电源相连而栅极与启动信号相连的PMOS晶体管、一个源极与上述PMOS晶体管的漏极相连而栅极与一输入信号节点相连的PMOS晶体管、一个其漏-源通路连接于输出信号和接地电压之间而其栅极与上述输入信号相连的NMOS晶体管，以及一个漏-源通路连接于上述输出信号和接地电压之间而栅极与上述启动信号相连的NMOS晶体管，其特征是还包含一个连接在上述第二个PMOS晶体管的漏极和上述输出信号节点之间的PMOS晶体管；一个漏-源通路连接于上述PMOS晶体管的栅极和接地电压之间而栅极与电源电压相连的NMOS晶体管；一个源极与电源相连而栅极与上述启动信号相连的PMOS晶体管，以及连接在该PMOS晶体管和该NMOS晶体管的漏极之间的多个PMOS晶体管，这些PMOS晶体管各自的栅极和漏极彼此相连。

根据本发明结合附图的下列详细描述，能更清楚地了解本发明的各种目的、特征、情况和优点。在这些附图中，

图1示出了常规半导体装置的输入缓冲器；

图2示出了本发明的半导体装置的输入缓冲器；

图3是图2中PMOS晶体管14的电源电压变动时的栅极电压变化特性图；

图4是常规输入缓冲器和本发明输入缓冲器的高电平输出电压特性对比图。

本发明的半导体装置输入缓冲器根据附图描述如下。

图2示出了本发明的半导体装置输入缓冲器。参照图2，输入缓冲器包含一个PMOS晶体管5(其源极接电源电压Vcc而栅极接收启动信号EN)、一个PMOS晶体管6(其源极接PMOS晶体管5的漏极而栅极接收输入信号IN)、一个NMOS晶体管7(其栅极接收输入信号IN而源极接地)、一个NMOS晶体管8(其栅极接收启动信号EN、源极接地而漏极接至NMOS晶体管7的漏极)、一个PMOS晶体管9(其源极接电源电压Vcc而栅极接收启动信号EN)、一个PMOS晶体管10(其源极接PMOS晶体管9的漏极而栅极和漏极彼此相接)、一个PMOS晶体管11(其源极接PMOS晶体管10的漏极而栅极和漏极彼此相接)、一个PMOS晶体管12(其源极接PMOS晶体管11的漏极而栅极和漏极彼此相接)、一个NMOS晶体管13(其栅极接电源电压Vcc、漏极接PMOS晶体管12的漏极而源极接地)以及一个PMOS晶体管14(其源极接PMOS晶体管6的漏极、栅极接PMOS晶体管12的漏极而漏板接NMOS晶体管7的漏极)。

在输入缓冲器的上述结构中，PMOS晶体管9、10、11、12和14以及NMOS晶体管13是用于防止电源电压变化引起“高电平”态输出电压的起伏。