[发明专利]用于检测维特比译码器中同步的方法和电路

说明书

本发明涉及用于卫星通信系统的维特比译码器，特别是用于检测维特比译码器中同步和异步的方法和电路。

众所周知，卷积编码器是以码的信息率R和约速长度K为特征的。当将一个K信息比特的信息串编码成一个n码比特的码串时，码的信息率R为k/n。例如，如果一个信息串的一个信息比特是用一个码串的两个码比特表示的话，则该信息率R为1/2。码的信息率R也称做编码率。约束长度K是指确定区段的信息比特所影响的范围，并用K=(m+1)n表示，其中m是一个编码发生器多项式的幂m,n是部分码组的长度。

卷积码是一种将信息在以字块编码的码，并且前面的诸诸字块的信息影响一个当前字块。被编码的字块称作码组。

卷积编码器可以有多个内部状态。具体地说如果卷积编码器中带有的延迟元件的数量是d，由于每个延迟元件可为逻辑“1”或“0”，因此该卷积编码器可以有2^d个内部状态。当每个提供K信息比特的信息串时，卷积编码器从一个内部态转换成另一种态。卷积编码器内部状态变化的方式是用该技术中熟知的格子转换图表示的。格子转换图表示相对于时间横轴的内部状态变化和输出。传送信息时，即当信息码成编码串时，卷积编码的内部状态从初始状态变换成最终状态。

本发明涉及一种该译码器通过一条传输通路接收由卷积编码器从信息串编码的编码数据，并用维特比算法将接收到的编码数据译码。

正如该技术中所熟知的，在卫星通信中对信息传送采用差错纠正码要求接收机在发射机正确识别码组的划分的同时将接收到的数据译码。在发射机的码组划分与接收机的码组划分处于不相同的状态即称作为非同步状态。在非同步状态下接收机不能正确地将接收到的数据译码。因此需要用纠错译码器检测非同步状态并控制提供给译码器的所接收的数据的相位以使译码器在任何时候能够将接收的数据以正确的码组译码。为满足这一要求，应该将可明显区分同步与非同步状态的同步信息从译码器中提出取来。

为了将一序列在发射机中由卷积编码器以1/2的编码率编码的数据(接收的数据)译码，一般采用一个用维特比算法将接收的数据译码的维特比译码器。已经提出了多种同步检测方法用来对接收的数据在正确的码组中进行维特比译码(例如，见日本专利公开N_os62-193323、63-232659、1-296716、2-237334和3-13025)。

下面参考提交的附图的图1说明在维特比译码器中检测同步的传统方法。例如图1所示是一个在Yutaka Yasuda等发表的题目为“维特比译码中码同步方法的分析”中所公开的电路装置，见电子通信协会技术研究报告(CS82-43),17-24页。

将软判断的接收数据提供给输入端110。通常，所接收的通过模拟传输传送的信号带有噪声。例如，由于噪声，经传输后一个逻辑电平“0”可能变为电平0.2或一个逻辑电平“1”可能变成电平“0.7”。软判断的接收的数据是并不立即还原成逻辑电平“0”或逻辑电平“1”，而是作为模拟数据来处理。硬判断的接收数据是从软判断的收到的数据恢复成逻辑电平“0”或逻辑电平“1”的数据。送到输入端110的软判断的接收的数据传送到串一并联转换器118，该转换器向相位转换器111提供数据a.b。在从同步/非同步判断电路116送入一个相位控制信息之前相位转换器111将数据a.b保持在原相位。

响应同步/非同步判定电路116的相位控制信号，相位转换器111产生相位变换的软判断的接收数据c.d和硬判断的接收数据。相位转换器111将相位变换的软判断接收数据送入维特比译码器112，并将硬判断接收数据送入延迟电路115。维特比译码器112采用已知的维特比算法将送入的相位变换的软判断接收数据c.d译码。译码后的数据从输出端输出，另一路送入卷积编码器113。卷积编码器113将经译码的数据编码成卷积码或卷积码数据送入相关器114。另外，相关器114被送入经延迟电路115延迟的硬判断接收数据。延时电路115用来使硬判断接收数据与卷积码数据在时间上相同步。相关器114检则第一线个间隔中卷积码数据的延迟的硬判断接收数据之间的相关性，并输出一个表示每个时间间隔中所检测的相关性的相关值。

在非同步状态下所产生的相关值会有变小的趋势，每个时间间隔中的相关值送入同步/非同步判定电路116。同步/非同判定电路116将送入的每个间隔的相关值与一预定门限值比较，并根据比较的结果判定所接收的数据是否是同步状态。如果接收的数据处于非同步状态，同步/非同步判定电路116向相位转换器提供相位控制信号。相位转换器根据相位控制信号改变软判断接收数据的相位。