[发明专利]半导体器件的制造方法无效

专利信息
申请号: 93121366.5 申请日: 1993-12-24
公开(公告)号: CN1042777C 公开(公告)日: 1999-03-31
发明(设计)人: 江泽弘和;宫田雅弘 申请(专利权)人: 东芝株式会社
主分类号: H01L23/538 分类号: H01L23/538;H01L23/52;H05K3/46
代理公司: 上海专利商标事务所 代理人: 汪瑜
地址: 日本神*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 制造 方法
【权利要求书】:

1.一种半导体器件的制造方法,具有①在由要安装多块半导体芯片的半导体衬底或者绝缘底板构成的电路底板上形成下层布线的过程;②形成覆盖所述布线的绝缘膜的过程;③在所述绝缘膜上形成上层布线的过程,其特征在于,还具有:④用具有对应于上述下层布线所希望位置的开口的丝网版将金属浆料作丝网印刷,对印上的浆料进行热处理的干燥和烧结,在上述电路底板上的包含上述下层布线的规定区域上形成金属柱的过程,并用所述金属柱连接所述下层布线和上层布线。

2.根据权利要求1所述的半导体器件的制造方法,其特征在于,形成覆盖上述下层布线和上述金属柱的绝缘膜,并使上述金属柱前端露出的过程中,在上述电路底板上,先形成层间绝缘膜使上述下层布线及上述金属柱埋入膜内,然后对该绝缘膜表面进行深腐蚀,直至上述金属柱的前端露出。

3.根据权利要求1所述的半导器件的制造方法,其特征在于用半导体衬底作上述电路底板时,该半导体衬底的表面覆绝缘膜。

4.根据权利要求3所述的半导体器件的制造方法,其特征在于覆盖上述半导体衬底表面的绝缘膜规定区域,用作电容器的介质。

5.根据权利要求1至4所述的半导体器件的制造方法,其特征在于通过具有所希望的布线图案开口的丝网版,将金属浆料用丝网印刷至上述电路底板上,通过对印上的金属浆料进行热处理干燥和烧结,在上述电路底板上形成上述下层布线或者上述上层布线,或者是上述上层及下层的双重布线。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝株式会社,未经东芝株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/93121366.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top