[发明专利]采样频混检测电路装置

说明书

本发明系一种信号检测电路。

在现代数字式测量仪器和装置中，A/D转换系统是其中最核心的组成部分。A/D转换系统的采样频率受到采样定理的限制，当系统采样频率F₃低于输入信号频率最高频率分量Fin max的2倍，即F₃＜2×Finmax时，会产生信号频混现象，即输出结果将把输入信号幅值和功率值都折叠到低频范围中去，导致不准确甚至完全错误的测量结果。由于在测量时，难以完全确定输入信号的频率范围，为了避免频混现象，多数基于A/D转换的测量系统都采用了抗频混滤波器技术，即在A/D转换电路之前增设一个低通滤波器，以滤除输入信号中频率高于 1/2 F₃的分量。抗频混滤波器很好地解决了频混问题，因而在动态信号分析仪，FFT分析仪等仪器中得到了广泛应用。但是，在数字示波器，瞬态波形记录仪和超高速数据采集系统中，都难以采用抗频混滤波器技术，主要原因有：（1）数字示波器等仪器的带宽很大，典型值为DC-100MH_Z，在如此宽的量程范围内需要大量的低通滤波器，大大增加系统成本;（2）采用抗频滤波器会滤除输入信号的高频分量，使其频率和相位都发生畸变;（3）最重要的是，在数字示波器等仪器中使用抗频混滤波器会“欺骗”用户，用户若选择了错误的频率量程，则抗频混滤波器会滤除输入信号中频率大于本量程采样频率0.5倍的分量，导致屏幕上显示出不准确甚至完全错误的波形，而用户对此却完全不知。显然，在上述这类仪器中不应采用抗频混滤波器等频混消除法，而应该采用频混检测法，即在系统中设置一个频混检测器，一旦检测出频混现象，则提醒用户或强制将仪器采样频率设为高一级量程范围。目前在数字示波器等仪器中尚未采用频混检测技术。

本发明针对目前数字示波器等仪器存在的频混问题，提出一种价廉、简易的频混检测电路，以检测出基频频混现象，提高测量结果的可靠性。

本发明的频混检测电路装置由延时电路，比较器电路和计数器电路构成，直接输入信号和输入信号经过延时电路延时后延时信号送入比较器进行比较，比较器输出数字化信号作为第一计数器的输入时钟，采样时钟作为第二计数器的输入时钟，第一计数器和第二计数器控制端均接入采样闸门信号，在采样闸门时间内所述第一计数器和第二计数器计数值的读取和比较过程由后续的硬件或软件完成。

电路中各元件的参数按以下原则确定：

所述比较器的工作频率高于或等于待检测的输入信号最高频率，所述延时电路的延时值小于或等于待检测的输入信号最高频率的倒数，延时电路可由延时线构成。

所述第一计数器和第二计数器的工作频率高于或等于待检测的输入信号的最高频率;或在该二计数器输入端增设分频器，使得采样信号或采样时钟经分频后在计数器工作频率范围内。

本发明可应用于数字示波器，数据采样系统等一切需要信号采样的领域，可检测出一切基频区频混现象及大多数纹波频混现象，从而大大提高测量结果的可信度。

现结合附图对本发明的实施例进一步说明。

图1为输入信号和比较器输出数字化信号的波形图。

图2为本发明的一个实施例结构框图。

图1和图2中输入信号1和输入信号经过延时电路D延时的延时信号2送入比较器电路CO作比较，两个比较信号交界处比较器的输出将产生跳变，即输入信号每个纹波都将产生一个脉冲，从而比较器CO输出数字化信号3，作为第一计数器C1的输入时钟，其频率为FO，FO的最小值为输入信号的基频。采样时钟4作为第二计数器C2的输入时钟，其频率为F_S，C1和C2受采样闸门信号5控制，它们的输出送入数据总线B。则在一个采样闸门时间tg内，C1和C2的计数值[C1]和[C2]分别为：

[C1]＝FO×tg

[C2]＝Fs×tg

当[C2]＜2×[C1]时，可确知发生了频混。故通过读取和比较C1和C2的内容来监测采样系统是否发生了基频频混，读取和比较过程内后续的硬件或软件可完成。

为实现最高工作频率为10MHz的频混检测电路装置，比较器可采用AD9686（传输延时7ns），延时线的延时值为50ns，第一计数器C1和第二计数器C2采用INTEL8254（工作频率为10MHz）。该装置适用于音频、机械振动、超声等领域。

为实现最高工作频率为60MHz的频混检测电路装置，比较器可采用AD9686（传输延时7ns），延时线的延时值为10ns，计数器C1和C2采用INTEL8254（工作频率为10MHz），并在计数器C1和C2的输入端设置74F163分频器（工作频率为60MHz），将输入信号8分频。