[发明专利]半导体器件

说明书

本发明涉及一种半导体器件，特别是涉及如VLSI之类的半导体器件钝化膜的结构。

近年来，诸如VLSI一类的半导体器件业已采用一种由下层氧化硅膜和上层氮化硅膜组成的钝化膜。该钝化膜在半导体器件的晶体管和布线形成之后形成，以便覆盖住晶体管和布线，其目的在于防止半导体衬底的晶体管区吸收(H₂O)，并防止诸如重金属之类的杂质进入晶体管区。

在此类钝化膜中，下氧化硅膜起着一缓冲层的作用，以减少由上层氮化硅膜所施加的应力，而上氮化硅膜防止H₂O或重金属进入半导体衬底的晶体管区。在采用含磷的氧化硅膜(下文称作“PSG膜”)作为下氧化硅膜的情况下，该PSG膜起吸杂层的作用，以去掉钠之类的碱金属。

下面参照附图介绍一种常规的半导体器件。图11是一种常规半导体器件的剖面图。图12是显示该半导体器件的金属互连线3和钝化膜8的结构放大剖面图。

如图11所示，一多晶硅栅极12形成在半导体衬底10之上，有一栅氧化膜11介于两者之间。MOS晶体管的源区和漏区均以标号13表示，也形成在半导体衬底10之上。在半导体衬底10之上还形成一轻掺杂的漏区和一LOCOS氧化膜，只是在图11中均未画出。在半导体10上再设置一层经热处理平整化、厚度为700nm的含硼和磷的氧化硅膜(下文称作“BPSG膜”)14作为层间绝缘膜。在BPSG膜14上设有一些用钨15填满的孔，作为接触。在BPSG膜14上，用腐蚀工艺按预定图形形成厚800nm的铝合金金属互连线3。金属互连线3作为布线，也用作键合用的电极。

在BPSG膜14上还形成一层钝化膜8以便覆盖金属互连线3。钝化膜8的结构为两层，由厚300nm的下PSG膜1和厚800nm的上氮化硅膜2组成。钝化膜8设有要用于键合的开孔16。

在具有上述构形的半导体器件的制作中，往往需要在400℃～450℃进行大约15分钟的烧结工艺以便得到源、漏区13与金属互连线3之间的欧姆接触，并修复由干法腐蚀工艺对晶体管造成的损伤。

虽然，最近发现具有上述构形的半导体器件具有下列问题：在由于高集成化和器件小型化而使半导体器件内的金属互连线宽度和相邻金属互连线间的间距变细的情况下，烧结工艺之后很可能会出现金属互连线的断裂。

本发明人已检查了含有断裂金属互连线3的半导体器件，并发现金属互连线3断裂的原因如下：

图13表示在用常规方法形成半导体器件的钝化膜8之后再经受烧结工艺的情况下，在半导体器件中的金属互连线的宽度与断裂发生率之间的关系。如图13所示，人们发现，当金属互连线宽小于0.7μm时，出现金属线3的断裂。还发现H₂O进入了构成了断裂金属互连线3之金属的晶粒间界。

所以，一般认为在制造过程中多孔PSG膜1吸收H₂O，被PSG膜1吸收的H₂O因绕结工艺而膨胀，于是进入构成金属互连线3的金属的晶粒间界，故导致金属互连线3的断裂。因此，人们还认为，假若PSG膜1不吸收H₂O，就不会引起金属互连线3的断裂。还有，人们也认为淀积PSG膜1和淀积氮化硅膜2之间的时间间隔对PSG膜1的H₂O吸收(即对金属互连线3的断裂)有极大的影响。

表1和图1A、图1B表示在半导体器件制造中，宽0.5μm的铝合金金属互连线3的成品率与淀积氮化硅膜之前PSG膜1停留在空气中的时间长短的关系。由表1和图1可见，PSG膜1在淀积氮化硅膜2之前停留于空气中10小时或不到10小时的情况下，不发生金属互连线的断裂。