[发明专利]半导体非易失性存储器件

权利要求书

1.一种半导体非易失性存储器件，它具有：多个字线；多个与上述多个字线相交的数据线；多个与上述多个字线相交的源极线；以及，多个非易失性半导体存储单元，其中每个都包括一个控制栅、一个浮栅、一个连接于上述多个源极线之一的源极、以及一个连接于上述多个数据线之一的漏极；其特征在于包括：

多个预充电电路，每一个都连接于上述多个数据线的一个数据线；

多个状态探测电路，每一个都连接于上述多个数据线的一个数据线；以及

多个连接于上述多个数据线的每个数据线的数据保持电路；以及

在用来从外部将数据装入上述多个存储单元的编程操作中，上述多个数据保持电路存储加于上述存储器件的数据并在预定的时间内把所述加于上述待编程的存储器件的数据装入与上述多个字线中被选定的字线相连的多个存储单元；

在上述选定的字线被改为非选定之后，上述多个预充电电路根据保持在上述多个数据保持电路中的数据，将上述多个数据线预充电到某一电压；

通过其后重新选定所述被选定的字线，根据已在连接于被重新选定的字线的上述多个存储单元中的编程的数据对存储在上述多个数据保持电路中的数据进行再编程；

上述状态探测电路对存储在上述多个数据保持电路中的再编程数据进行比较；以及

当存储在上述多个数据保持电路中的再编程数据互不相同时，存储在上述多个数据保持电路中的上述再编程过的数据再次在预定时间周期内在上述多个连接于上述重新选定的字线的存储单元中被重新编程。

2.根据权利要求1所述的半导体非易失性存储器件，其特征在于：上述多个数据保持电路中的每一个都包括一个触发式微分电路。

3.根据权利要求1所述的半导体非易失性存储器件，其特征在进一步包括：

一个内部地址信号发生器，用来产生一个地址信号，以便在编程、擦除或读出时利用一选定的字线的选择地址信号来选择一个数据线。

4.根据权利要求1所述的半导体非易失性存储器件，其特征在于：在编程时加于上述数据保持电路中每一个上的电压等于执行编程的那个存储单元的漏极电压。

5.根据权利要求1所述的半导体非易失性存储器件，其特征在于：进一步包含一个预充电电路，所述预充电电路包含：

一个第一MOSFET，其中预充电信号加于栅极端而源极或者漏极端连接到数据线；

一个第二MOSFET，其中上述数据保持电路的输出端连接到栅极，其源极或者漏极中的一端连接到第一MOSFET的另一端，而所述源极或漏极中的另一端连到预充电用的电压引线；以及

一个第三MOSFET，其中将数据线选通信号加于栅极，一端连接到数据线而另一端连接到上述数据保持电路内的输出端。

6.根据权利要求5所述的半导体非易失性存储器件，其特征在于：所述的预充电电路在编程验证操作中进行程序验证时，根据积蓄在数据保持电路中的电压，向数据线供给预充电电压。

7.根据权利要求5所述的半导体非易失性存储器件，其特征在于：上述预充电控制电路中的预充电信号，在擦除验证、编程验证以及程序验证时，在激活选择字线的信号之前被激活，并在选择上述字线的信号被待用之前被待用。

8.根据权利要求1所述的半导体非易失性存储器件，其特征在于：还包含一个控制信号发生器，响应加于上述存储器件的再编程信号，将加于上述存储器件的数据传输到数据保持电路，将上述所有数据同时写入一个区段，并同时验证上述区段中的所有存储单元，用数据探测器同时探测存储在上述数据保持电路中所有数据的状态(每个数据保持电路对应于上述区段中的每一个存储单元)，并且重复上述的写入、验证和探测，直到存储在所有数据保持电路中的数据和贮存在上述区段的存储单元中的数据彼此相符为止。

9.根据权利要求8所述的半导体非易失性存储器件，其特征在于还包含一个状态寄存器或一个输出信号用的就绪/占线接头，它用来指示再编程操作是正在执行还是已经完成了。

10.根据权利要求1所述的半导体非易失性存储器件，其特征在于：上述数据保持电路贮存的数据，在程序验证时和擦除验证时，用一个锁存设置信号预先复位。