[发明专利]非可扫描微处理器的可扫描接口

说明书

本发明涉及具有诊断能力的数字处理系统领域。尤其是在一个实施例中，本发明提供了一种扫描可扫描处理器而不干扰形成数字系统一部分的非可扫描微处理器的手段。

为全面诊断纯逻辑电路（即不存储过去的状态的电路），诊断系统只需要控制电路的所有输入和记录输出。把对一组已知的输入的输出与一组预期的输出比较，可以指示出电路是否正常工作。对诸如触发器、锁存器的带有存储元件的电路和存储元件的诊断更复杂。

为了全面诊断有存储元件的电路，不仅必须控制输入，而且内部记忆的状态必须能了解、能控制。一些内部状态可以通过操纵电路的输入来控制。例如，对于计数器的内部状态，即其计的数，可以通过建立计数器的复位输入，使其到达一已知的状态，然后向时钟输入端输入时钟，使其到达所预期的内部状态来控制。当然，对于今天这样复杂的电路是不实用的。而且，对于某些测试，可能需要把内部状态设置成仅仅操作电路的输入不可能达到的状态。

因此，需要一种手段，来读取电路的内部状态和把内部状态设定到一指定的状态。对于分立电路，可以通过探测各存储单元来读取内部状态，可以通过关闭各存储元件的输出并用与所期望的内部状态一致的逻辑值来代替以设定已知状态。然而，对于集成电路，在测试系统和集成电路之间进行数据通信的引脚数严重限制了可以分配给对内部状态测试和控制的引脚数。

一种对集成电路（IC）进行诊断的熟悉的方法包括电路逻辑之间的扫描通路。扫描通路是一串行通路，它连接电路中所有存储元件，或者至少是那些可以归入串行流的可扫描元件的串行通路。使元件处于串行扫描通路，则可以从一个引脚串行读出内部状态，并可用一个引脚来设置内部状态。

集成电路有一个从正常电路操作模式切换到测试模式的机构。在正常电路操作模式中，存储元件对其输入作响应，在测试模式中，存储元件对经过扫描通路的数据作响应。因此，扫描通路中数据的移入和移出，将使存储元件的输出随数据移位而变化。如果该存储元件是一个直接影响电路输出的存储元件，则在扫描通路上测试数据的移位将表现为电路输出端数据波动。

为了把电路设定成已知状态（扫描入），则把对扫描通路内的各存储元件的设定值扫描入扫描输入端，为了读取电路状态（扫描出），则从扫描通路输出端读取数据。扫描入和扫描出是通过向扫描通路提供等于扫描通路内的存储元件数的时钟来进行的。当然，必须提供扫描信号，在扫描信号未建立时允许电路正常操作。因此，在正常操作时，电路的作用如设计的一样，如果建立了扫描允许信号，则电路成为包括所有可诊断存储元件的串行寄存器。

图1示出这一原理。图1示出了平行寄存器10，它具有8位数据输入端、8位数据输出、计时输入端、扫描允许信号输入端、扫描数据输入端的扫描数据。在尚未建立扫描允许信号时，寄存器10以寄存器方式工作，数据在时钟的作用下从输入端I₀-I₇到输出端O₀-O₇。

在建立了扫描允许信号时，数据输入不再影响数据输出。数据输出受通过使用时钟的扫描数据输入端扫描进入寄存器的数据影响。这种扫描方法存在一个问题，即寄存器10是一较大系统的一部分。假设寄存器10内全为零，且把“10000000”扫描入寄存器10，“1”在最后作为第7位。因为扫描输入与第0位相联接，所以随着时钟的进入，“1”将脉动通过各输出端，因此，将干扰与寄存器10的输出有关的电路元件，由此干扰其它电路的状态。

寄存器10的输出波动问题的一个解决方法是在寄存器10的输出端设置另一8位不可扫描锁存器，在扫描时不给该锁存器时钟，因此，使有关的电路元件与寄存器10屏蔽（隔离）。然而，这种方法没有办法测试现在加入的非可测试锁存器。

另一种解决方法是协调对寄存器10和对相关元件的扫描。然而，如果相关元件是不可扫描的，例如相关元件是另一制造商提供的密封的IC时，则该方法不可能解决问题。

从上面可以看出，需要一种扫描与诸如微处理器的非可扫描电路具有相关的电路的经改进的手段，它不干扰那些相关性电路的操作。

本发明提供了一种改进的电路诊断系统。